DATA DRIVING TYPE INFORMATION PROCESSOR

Publication number:

JP6176177

Publication date:

1994-06-24

Inventor:

OKAMOTO TOSHIYA

Applicant:

SHARP KK

Classification:

- international:

G06F15/82; G06F15/76; (IPC1-7): G06F15/82

- European:

Application number:

JP19920326742 19921207


Priority number(s):

JP19920326742 19921207

Report a data error here

Abstract of JP6176177

PURPOSE:To execute a program including an arbitrary filter processing at a high speed. CONSTITUTION: The device, includes a data driving type processor 550 and a data driving type filter 510 executing the filter arithmetic operation to a data driving system according to the instruction from the data driving type processor 550. The filter 510 starts its arithmetic operation by accepting an instruction in a function reading system from the processor 550 and includes a register file 10 including plural registers, 1st arithmetic unit group 40 including dividers 1a to 1n, and 2nd arithmetic unit group 50 including addition and shift composite arithmetic units 2a to 2n. The register file 10 includes a program control part which reads out instructions required for the corresponding filter processing according to the instructions given from the processor 550 and control the data and bus connection in the register file. The data of each register of the register file 10 are given to the arithmetic unit groups 40 and 50 according to the program, executing the filter processing.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-176177

(43)公開日 平成6年(1994)6月24日

(51)Int.Cl.⁵ G06F 15/82 識別記号

庁内整理番号

FΙ

技術表示箇所

7323-5L

審査請求 未請求 請求項の数1(全44頁)

(21)出願番号

特願平4-326742

(22)出願日

平成4年(1992)12月7日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 岡本 俊弥

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 深見 久郎

(54) 【発明の名称 】 データ駆動型情報処理装置

(57) 【要約】

【目的】 任意のフィルタ処理を含むプログラムを高速 で実行することのできる情報処理装置を提供する。

【構成】 データ駆動型情報処理装置は、データ駆動型 プロセッサ (550) と、このデータ駆動型プロセッサ からの命令に従ってデータ駆動方式へフィルタ演算を実 行するデータ駆動型フィルタ装置(510)を含む。こ のフィルタ装置は、プロセッサから関数読出の形式の命 令でその演算が起動される。フィルタ装置は、複数のレ ジスタを含むレジスタファイル(10)と、除算器(1 a~1n)を含む第1の演算器群(40)、加算および シフト複合演算器 (2 a ~ 2 n) を含む第2の演算器群 (50)を含む、レジスタファイル(10)は、プロセ ッサから与えられた命令に従って対応のフィルタ処理に 必要な命令を読出し、レジスタファイル内のデータおよ びバス接続を制御するためのプログラムコントロール部 を含む。レジスタファイルの各レジスタのデータがプロ グラムに従って第1および第2の演算器群へ与えられて フィルタ処理が実行される。



Ι

【特許請求の範囲】

【請求項1】 複数のレジスタを有するレジスタファイルを備え、前記レジスタファイルは、処理すべきおよび処理後のデータを格納するデータフィールドと、前記データフィールドにおけるレジスタを特定する行先情報を格納する行先フィールドとを含み、かつ前記レジスタファイルの1つのエントリーはデータフィールドに含まれるデータレジスタと行先フィールドに含まれる行先レジスタとを有し、

乗算器と加算シフト複合演算器とを含む演算手段と、 処理されるべきプログラムに付されたノードに対応して 命令を格納するプログラムメモリ手段と、

オペランドとノード特定番号とを少なくとも含むデータ パケットに応答して、前記プログラムメモリ手段へアク セスし、該ノードに対応する命令を読出す命令読出手段 と、

前記命令読出手段により読出された命令が前記演算手段 を用いる演算を指定しているか否かを判別する判別手段 と

前記判別手段の判別結果が前記演算手段の利用を示すとき該読出された命令と、この命令とリンクして読出されたノード特定番号とオペランドデータとを含むデータパケットを送出する送出手段と、

前記送出手段からのデータパケットに応答して前記レジスタファイルのデータフィールド内の所定のレジスタへオペランドデータを書込むデータ入力手段と、

前記送出手段からのデータパケットに応答して、前記レジスタファイルの前記データフィールド内のレジスタ内容を読出し前記演算手段へ与えるデータ読出手段と、前記データパケットの命令に応答して、前記演算手段の出力を前記データフィールド内のレジスタへ書込むデータ書込手段とを備え、前記データ書込手段は前記行先フ

タ書込手段とを備え、前記データ書込手段は前記行先フィールド内の行先レジスタが記憶する行先情報が示すデータレジスタへ前記演算手段の出力を書込む手段を含み、

前記送出手段からのデータパケットに応答して、前記レジスタファイルの前記データフィールド内の所定のデータレジスタの内容を読出し、データパケットの形態で前記命令読出手段へ与えるデータ出力手段とを備える、データ駆動型情報処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明はデジタル信号を処理するための装置に関し、特に、映像信号および音声信号等のデジタル信号をデータ駆動方式に従ってフィルタ処理を含むプログラムを実行するデータ駆動型情報処理装置に関する。

[0002]

【従来の技術】信号処理の分野においては、正確に所望 の信号処理を実行するために、波形整形、ノイズ成分の 50

除去および所望の信号成分の抽出などが行なわれる。このような処理のためにはフィルタが用いられる。フィルタには、受動素子(インダクタンスL、キャパシタCおよび抵抗R)を用いるLCRフィルタ、演算増幅器および抵抗RならびにキャパシタCを用いる能動フィルタがある。このLCRフィルタおよび能動フィルタはアナログ信号をアナログ形態でフィルタ処理しており、アナログフィルタと呼ばれる。

【0003】一方において、映像信号および/または音 声信号などを処理する分野においては、信号処理の精密 化、容易化および高度化などのために、信号はデジタル 形態で処理されることが多い。この場合、アナログ信号 がデジタル信号に変換された後にこのデジタル信号に対 し所望の信号処理が実行される。このようなデジタル信 号処理分野においても、ノイズ成分の除去および所望の 成分の抽出などのためにフィルタ処理が実行される。こ のフィルタ処理は、デジタル回路を用いてデジタル回路は 実行される。このフィルタ処理を行なうデジタル回路は デジタルフィルタと呼ばれる。

20 【0004】デジタルフィルタは、基本的には、加減算器と、1標本化周期(アナログーデジタル変換されたときのサンプリング信号周期:または入力デジタル信号が与えられる周期)遅延させる遅延素子Dを基本構成要素として備える。このようなデジタルフィルタは、広く一般に用いられるようになってきている。

[0005]

【発明が解決しようとする課題】デジタルフィルタを構成する場合、そのハードウェア構成を固定的に設定したならば、アナログフィルタ回路では可能であったフィルタ係数の変更およびタップ数の変更は容易に行なうことができない。デジタルフィルタにおいては、フィルタ係数は、乗算器の係数で表わされ、この乗算係数の変更は、ハードウェア構成が固定された場合困難となるからである。また、デジタルフィルタにおいては、タップ数である。また、デジタルフィルタにおいては、タップ数は、遅延回路の段数(または乗算器の数)で決定される。タップ数を変更するためには、遅延回路の段数(または乗算器の数)を変更する必要があり、容易には行なうことができない。

【0006】上述のような固定されたハードウェア構成 の を備えるデジタルフィルタの欠点を克服する方法とし て、以下の2種類の方法が考えられる。

【0007】その1つは、係数(乗算係数)を任意の値に変更することのできる専用LSIを用いることであり、もう1つは、プログラム可能なプロセサを用いるものである。

【0008】第1の手法においては、タップ係数(乗算係数すなわちフィルタ係数)を外部から与える構成が用いられる。この場合、タップ係数は変更可能であるものの、デジタルフィルタ自体の構造は固定されている。FIR (有限長インパルス応答)フィルタ、IIR (無限

長インパルス応答)フィルタ、または両者を組合わせた フィルタ構成の場合、他の構成に変更することはできな い。そのため、その用途が限定されるという欠点が生じ

【0009】第2の方法は、DSP(デジタル信号プロ セサ)または従来のデータ駆動型プロセサなどの信号処 理用プロセサを用いるものである。これらの信号処理用 プロセサを用いてデジタルフィルタを構成した場合に は、プログラムによりその処理内容を変更することがで きる。しかしながら、データ処理を行なうためのプログ 10 ラムには、フィルタ処理そのものの処理を行なう命令以 外の命令が含まれる。プロセサを用いてデジタルフィル タを構成した場合、その最小演算命令は、加算、減算、 乗算などの命令であり、このため命令の数が増大する。

【0010】データ駆動型プロセサにおいては、あるノ ードにおいて必要とされる条件が揃ったときにそのノー ドが発火する。各ノードにはそれぞれ演算命令が割当て られる。したがって、このような単位演算命令を用いて デジタルフィルタを構成した場合、命令の数が増えるた 別、必要データの待合わせなどフィルタ処理以外のデー タ処理を実行する必要があり、このフィルタ処理以外の 処理実行時間がオーバーヘッドとなり、高速でフィルタ 処理を行なうことができないという問題が生じる。

【0011】上述のように、専用LSIを用いてデジタ ルフィルタを構成した場合、そのハードウェア構成は固 定され、プログラム可能ではないため、任意のフィルタ を構成することができないという欠点がある。

【0012】また、この理由により、処理内容としてフ ィルタ処理を含む複雑なアプリケーションプログラムに 30 は、専用LSIで構成されるデジタルフィルタを利用す ることができないという欠点が生じる。

【0013】またプログラム可能なプロセサを用いた場 合にはその命令の内容がフィルタ処理の基本要素となっ ていないため、命令実行時間によるオーバーヘッドが生 じ、高速でフィルタ処理を行なうことができないという 問題が生じる。

【0014】それゆえ、この発明の目的は、高速でフィ ルタ処理をその内容に含むプログラムを実行することの できる情報処理装置を提供することである。

【0015】この発明の他の目的は、任意のフィルタ構 造を容易に実現することのできるデジタルフィルタ装置 を備える情報処理装置を提供することである。

[0016]

【課題を解決するための手段】この発明に係るデータ駆 動型情報処理装置は、複数のレジスタを有するレジスタ ファイルを備える。このレジスタファイルは、データを 格納するデータフィールドと、このデータフィールドに おけるレジスタを特定する行先情報を格納する行先フィ ールドとを含む。このレジスタファイルにおける1エン 50

トリーはデータフィールドのレジスタと行先フィールド のレジスタとを含む。好ましくは、このレジスタファイ ルの1エントリーが、フィルタ処理における基本演算命 **合に対応する。**

【0017】この発明に係るデータ駆動型情報処理装置 は、さらに、処理されるべきプログラムに付されたノー ドに対応して命令を格納するプログラムメモリ手段と、 オペランドとノード特定番号とを少なくとも含むデータ パケットに応答してプログラムメモリ手段へアクセス し、該ノードに対応する命令を読出す命令読出手段と、 乗算器と加算器シフト複合演算器とを含む演算手段と、 プログラムメモリ手段から読出された命令がこの演算手 段を用いる演算を指定しているか否かを判別する判別手 段と、この判別手段の判別結果が演算手段の利用を示す とき、この命令と、この命令にリンクして読出されるノ ード特定番号とを前記データパケットに含まれるオペラ ンドとともにパケットの形態に変換して送出する命令送 出手段とを含む。

【0018】この発明に係るデータ駆動型情報処理装置 め、応じて等価的にノードの数が増大し、発火条件の判 20 はさらに、命令送出手段から与えられるデータパケット 内のオペランドデータをレジスタファイルのデータフィ ールド内の所定のレジスタへ書込むデータ入力手段と、 命令送出手段からのパケット内の命令に従ってレジスタ ファイル内のデータフィールドに含まれるレジスタの内 容を読出し、この演算手段へ与えるデータ読出手段と、 命令送出手段からのデータパケット内の命令に従って演 **算手段の出力をレジスタファイルのデータフィールド内** のレジスタへ書込むデータ書込手段を含む。このデータ 読出手段が読出すレジスタの指定は、プログラム可能で ある。また、データ書込手段は、行先フィールド内のレ ジスタのプログラム可能な行先情報が示すレジスタヘデ ータを書込む手段を含む。

> 【0019】この発明に係るデータ駆動型フィルタ装置 は、さらに命令送出手段からの命令に従ってレジスタフ ァイル内の所定のレジスタの内容を読出して命令読出手 段へデータパケットの形態で伝達するデータ出力手段を 備える。

[0020]

【作用】プログラムメモリ手段には、プログラムの各命 令がノードに対応して格納され、与えられたデータパケ ットに従って対応の命令がプログラムメモリ手段から読 出される。この読出された命令が演算装置を利用する命 令の場合には、この読出された命令に従ってレジスタフ ァイルおよび演算手段のデータの書込および読出が実行

【0021】データ駆動方式で命令が実行されるため、 高速でプログラムを実行することができる。また、この 命令によりフィルタ構造を定義することができるため、 フィルタ処理をその内容に含むプログラムであっても高 速に実行することができる。

-3-

【0022】演算手段は、フィルタ処理に必要とされる 乗算器と加算シフト複合演算器を含む。この演算手段 は、デジタルフィルタの基本ユニットを構成する。デジ タルファイルのデータフィールド内のレジスタの内容は 演算手段へ与えられ、所定の演算が実行される。この演 算手段による演算はフィルタの基本単位の演算である。 したがって、このデータレジスタの読出/書込命令は、 フィルタ処理の基本単位命令となっており、フィルタ処理 理以外の命令を実行する必要がなく高速でフィルタ処理 を行なうことができる。

【0023】またデータレジスタの書込/読出先を変更することによりFIRフィルタおよびIIRフィルタいずれをも実現することができるのみならず、所望の構造のフィルタを構築することができる。

【0024】また、乗算係数(フィルタ係数)をデータレジスタ内に保持しておくことにより容易にフィルタ係数を変更することができ、フィルタ特性の変更を容易に行なうことができる。

【0025】また、レジスタファイルのエントリーの数を調整することにより容易にフィルタのタップ数を変更 20 することができる。

[0026]

【実施例】図2はこの発明において利用されるデータ駆動型フィルタ装置の全体の構成を概略的に示すブロック図である。図2において、データ駆動型フィルタ装置は、入力データを受ける入力部20と、複数のレジスタを含み、処理されるべきデータおよび処理後のデータを格納するレジスタファイル10と、このレジスタファイル10に格納された最終演算結果を読出して装置外部へ出力する出力部30を含む。

【0027】レジスタファイル10は、その構成は後に詳細に説明するが、データ駆動型構成を実現するために、処理データのみならず、この処理データの書込先を特定する行先情報を格納するレジスタも備える。すなわち、レジスタファイル10は、処理データを格納するデータフィールドと、このデータフィールド内の特定のレジスタを特定する行先情報を格納する行先フィールドとを含む。このデータフィールドおよび行先フィールドはそれぞれ複数のレジスタを含む。

【0028】入力部20は、レジスタファイル10の所 40 定のレジスタ(この所定のレジスタはプログラムにより 指定され、実現すべきフィルタ構造によって異なる)へ 入力データを書込む。入力部20はまた、後に説明するが、1つの入力データに関連する処理が完了するまで次のデータの入力を待合わせる機能を備える。

【0029】出力部30は、このレジスタファイル10の所定のレジスタ(フィルタの最終ユニットに対応するレジスタ)の内容を読出して装置外部へ出力する。この構成についても後に詳細に説明する。

【0030】データ駆動型フィルタ装置はさらに、乗算 50 と、このプログラムメモリPMに格納されたプログラム

6

器1a~1nを含む第1の演算器群40と、加算シフト複合演算器2a~2nを含む第2の演算器群50を含む。この第1の演算器群40および第2の演算器群50に含まれる乗算器および加算シフト複合演算器の数は複数ではなく、1つであってもよい。1個の乗算器1(乗算器1a~1nを総称的に示す)と1個の加算シフト複合演算器2(加算シフト複合演算器2a~2nを総称的に示す)で1つの単位フィルタ構造が実現される。この第1の演算器群40および第2の演算器群50~は、レジスタファイル10のデータレジスタの内容が伝達される。処理結果は、この第1の演算器群40および第2の演算器群50~与えられたデータと同一エントリーの行先レジスタの内容が指定するレジスタ~書込まれる。特に、第1の演算器群40の処理結果が書込まれるレジスタは予め固定的に設定される。

【0031】レジスタファイル10は、単一代入単一読出のルールに従ってデータの書込および読出が実行される。ここで「単一代入単一読出」のルールとは、一度読出されたデータは消費され、再び利用されることがないというルールである。また、このルールでは書込みは読出しが完了するまで行なわれない。ただしこのルールは、定数データ(フィルタ係数:乗算係数)は除く。定数データは、オーバーライトされたときには、新しいデータが有効となる。

【0032】図3は、図2に示すレジスタファイルの内部構成を具体的に示す図である。図3において、レジスタファイル10は、情報を格納するためのレジスタファイルRFと、このレジスタファイルRFのデータ書込および読出を制御する書込/読出制御部RWCを含む。レジスタファイルRFは、データフィールドDAFと、行先フィールドDEFを含む。データフィールドDAFは、複数のデータレジスタDARを含み、行先フィールドDEFは、複数の行先レジスタDERを含む。

【0033】図3において同一行に配置されるレジスタがこのレジスタファイルの1エントリーを構成する。データレジスタDARのデータが読出されて第1または第2の演算器群へ与えられたとき、同様に関連の行先レジスタDERの内容が読出され書込/読出制御部RWCへ与えられる。書込/読出制御部RWCは、第1または第2の演算器群からの出力データをこの行先レジスタDERからの行先情報に従って対応のデータレジスタへ書込む。書込/読出制御部RWCはデータレジスタDARおよび行先レジスタDERそれぞれ独立にその書込/読出を制御することができる。

【0034】レジスタファイル10はさらに、この書込 /読出制御部RWCの動作を制御するプログラムコントロール部100を含む。プログラムコントロール部10 0は、このフィルタ装置が実現するフィルタ処理内容を 決定するプログラムメモリPM とこのプログラムメモリPMに格納されたプログラム

に従って書込/読出制御部RWCの動作を制御するシーケンスコントローラSCを含む。この書込/読出制御部RWCは、したがってシーケンスコントローラSCの出力情報に従って、順次、または並列にレジスタファイルRFの内容の書込および読出、ならびにバス接続制御を実行する。

【0035】図3においては、入力部20および出力部30はともに書込/読出制御部RWCを介してデータの入出力を行なうように示されている。これは書込/読出制御部RWCが入出力インタフェース回路の機能をも併せて備えるためである。さらに図3においては、入力部20および出力部30はシーケンスコントローラSCの制御を受けるように示される。これはプログラムメモリPMに書込まれたプログラムに従って入力部20が入力データINを書込むデータレジスタを特定するアドレスおよび出力部30が出力データOUTを生成するためのデータフィールドDAFの特定のデータレジスタDARを指定するアドレスがそれぞれこのシーケンスコントローラSCの制御の下に設定されることを示すためである。

【0036】シーケンスコントローラSCが入力部20 および出力部30にこのレジスタファイルRF内のデータレジスタのアドレスを設定することはなく、書込/読出制御部RWCがシーケンスコントローラSCの制御の下に入力部20および出力部30とデータの入出力を行なう構成とされてもよい。このとき、書込/読出制御部RWCはシーケンスコントローラSCの制御の下に入力データINの書込および出力データOUTの読出をレジスタファイルRFに対して実行する。

【0037】プログラムメモリPMへは、外部からプロ 30 グラムを書込むことができる(この書込経路は示さず)。これにより、適用用途に応じたフィルタ構造を実現することができる。

【0038】また図3においては、レジスタファイル10内部にプログラムコントローラ100が設けられるように示されている。このプログラムコントローラ100は、レジスタファイル10の外部に設けられて装置外部から書込/読出制御部RWCを制御する構成が用いられてもよい。

【0039】 [レジスタの構成] 図4は、レジスタファイルの構成および接続形態を示す図である。図4において、レジスタファイル10は、1エントリーとしてデータレジスタDARと行先レジスタDERを含む。

【0040】このデータレジスタDARのレジスタの配置は、命令iirおよび命令firに従ってその意味が変更される。命令iirは、IIRフィルタ処理を実行するための命令であり、命令firはFIRフィルタ処理を実行するための命令である。図4においては、この命令iirが指定されたときのレジスタの配置を示す。

【0041】図4において、データレジスタDARは、

処理されるべきデータを格納するA1レジスタ、A2レジスタ、Cレジスタ、入力データを格納するBレジスタ、乗算結果(Xの計算結果)を格納するXレジスタ、処理データを格納するDレジスタを含む。

【0042】 A1 レジスタおよびC レジスタに格納されたデータは、第1 の演算器群40 に含まれる乗算器1 へ与えられる。乗算器1 の乗算結果(X の計算結果)は書込回路62 を介して同じエントリー内のX レジスタへ格納される。

【0043】Bレジスタ、XレジスタおよびDレジスタの格納するデータは第2の演算器群50に含まれる加算シフト複合演算器2へ与えられる。加算シフト複合演算器2は、加算器22と、加算器22の出力を所定ビットシフトするシフト回路24を含む。BレジスタおよびXレジスタの格納するデータが加算器22へ与えられる。Dレジスタの格納するデータはシフト回路24におけるシフトビット数を決定する。シフト回路24は、そのシフト数がプログラマブルな回路であり、そのシフト操作により除算を実行する。

20 【0044】行先レジスタDERは、加算シフト複合演算器2の出力を格納する位置を示す行先情報を格納する Eレジスタと、A1レジスタのデータを書込むレジスタ を特定する行先情報を格納するFレジスタを含む。この EレジスタおよびFレジスタはそれぞれ複数の行先を特定することができる。EレジスタおよびFレジスタの格納する行先情報はプログラム可能であり、プログラムメモリPM(図3参照)に格納された命令に従ってシーケンスコントローラSCおよび書込/読出制御部RWCの制御の下に対応の行先情報がプログラムされる。

【0045】図4においては、さらにこのデータの書込 および読出を実行するために書込回路61、62および 63が示される。書込回路61は、Fレジスタに格納さ れた行先情報をデコードし、対応のレジスタへA1レジ スタの格納するデータを書込む。書込回路62は乗算器 1の出力を同一エントリー内のXレジスタへ書込む。書 込回路63は、Eレジスタに格納された行先情報をデコ ードし、加算シフト複合演算器2の出力を対応のレジス タへ書込む。この書込回路61、62および63は図3 に示す読出/制御部RWCに含まれる。また、このデー タレジスタDARおよび行先レジスタDERからのデー タ読出は、それぞれ独立に、図3に示す読出/書込制御 部RWCにより実行される。各レジスタは読出/書込制 御部RWCの制御の下にそれぞれ対応のデータバスに接 続される。このレジスタとデータバスとの接続はプログ ラムにより決定される。

【0046】上述のようにレジスタファイルにおける1 エントリーのレジスタにおいて、各レジスタはどの演算 に利用されるかはプログラムにより固定的に設定され る。すなわちAレジスタおよびCレジスタは乗算用のデ - クを格納するために利用され、BレジスタおよびDレ

ジスタは加算シフト複合演算のために利用される。それ ら以外の演算には利用されない。また、各レジスタに は、初期値および読出専用の定数を格納することができ る。このレジスタからのデータの書込および読出は単一 代入/単一読出(1回限りの書込および読出)のルール に従って実行される。定数が格納されたレジスタは、書 込は行なわれず、その定数を複数回読出すことができ

【0047】また、行先レジスタDERに含まれるEレ ジスタおよびFレジスタの行先情報はプログラム可能で ある。したがって、任意の構造のフィルタを容易に構成 することができる。

【0048】図5はfir命令によるレジスタの接続構 成を示す図である。命令firの場合、データレジスタ DARは、Aレジスタ、Cレジスタ、Bレジスタ、Xレ ジスタ、およびDレジスタを含む。CレジスタおよびB レジスタの格納するデータは乗算器1へ与えられる。す なわち、CレジスタおよびBレジスタは乗算のためにの み利用されるデータを格納する。Aレジスタ、Xレジス タおよびDレジスタに格納されるデータは、加算シフト 複合演算器2~与えられる。Xレジスタへは、この乗算 器1の乗算結果が書込回路62を介して書込まれる。

【0049】上述のように、fir命令においても、各 データレジスタは予め定められた演算のためにのみ利用 される。

【0050】行先レジスタDERは、Bレジスタに格納 されたデータを書込むレジスタを特定する行先情報を格 納し、Fレジスタは加算シフト複合演算器2の出力デー タを格納するレジスタを特定する行先情報を格納する。

【0051】このfir命令においても、各レジスタに 30 は初期値および読出専用の定数を置くことができる。各 レジスタ (データレジスタ) に対しては単一代入/単一 読出のルールに従ったデータの書込および読出が行なわ れる(読出専用の定数を除く)。

【0052】EレジスタおよびFレジスタに格納される データはプログラム可能である。したがって、このfi r命令の場合においてもフィルタの構成を容易に変更す ることができる。

【0053】この図4および図5に示すレジスタはレジ スタファイルにおける1エントリーを構成する。1エン 40 トリーは、1つのiir命令またはfir命令に対応す る。命令により各レジスタと乗算器および加算シフト複 合演算器との間の接続が決定される。

【0054】図6は、iir命令およびfir命令両者 を実現するためのレジスタファイルの1エントリーの構 成およびレジスタ間の接続を示す図である。図6におい て、レジスタファイルは図4に示す構成と同様、データ レジスタDARがA1レジスタ、A2レジスタ、Cレジ スタ、Bレジスタ、Xレジスタ、およびDレジスタを含 む。行先レジスタDERはEレジスタおよびFレジスタ 50 ドである。ノード83はデータを所定ビットシフトさせ

を含む。レジスタA1, A2, C, B, X, D, Eおよ びFは1エントリを構成する。

【0055】命令firおよび命令iirに従って演算 器群40および50へ与えられるデータを切換えるため にスイッチ回路71、72および73が設けられる。ス イッチ回路71は、命令firおよびiirに従ってA 1レジスタおよびBレジスタの伝達経路を切換える。す なわち、スイッチ回路71は、fir命令の場合にはB レジスタのデータを左出力Lへ出力し、A1レジスタの 格納データを右出力Rへ伝達する。スイッチ回路71 は、iir命令の場合には、Bレジスタの格納データを 右出力Rへ伝達し、A1レジスタの格納データを左出力 Lへ伝達する。

【0056】スイッチ回路72は、fir命令の場合に はスイッチ回路71の左出力Lから与えられたデータを 左出力Lへ伝達し、iir命令の場合には与えられたデ ータを右出力Rへ伝達する。スイッチ回路73はスイッ チ回路72と同様の動作を行ない、fir命令の場合に は入力データを左出力Lへ伝達し、iir命令の場合に は入力データを右出力Rへ伝達する。

【0057】図6においては、スイッチ回路72および 73~行先レジスタDERに含まれるEレジスタおよび Fレジスタの格納データが伝達されるように示されてい る。すなわち、このスイッチ回路72および73が行先 情報をデコードし、データ伝達線を振分ける機能を備え るように示される(図4および図5に示す書込回路の機 能を備える)。これは、スイッチ回路72および73は 単にデータ伝達経路を切換える機能のみを備え、そのス イッチ回路の出力に図4および図5に示す書込回路6 1、および63が設けられる構成が利用されてもよい。

【0058】この図6に示すようにスイッチ回路71、 7 2 および 7 3 のデータ伝達経路を命令 i i r および f irに従って切換えることにより、同一のレジスタ構成 を用いてfir命令およびiir命令いずれをも実行す ることができ、FIRフィルタおよびIIRフィルタい ずれをも実現することができ、かつまた両者を組合わせ た結合型フィルタをも構成することができる。

【0059】 [命令ブロック構造] iir命令およびf ir命令はデータフロー形式で表現される。以下、この 命令の記述および内部構造について説明する。

【0060】図7はiir命令の記述および内部構造を 示す図である。図7(A)において、iir命令は4入 カ2出力命令である。入力A、B、CおよびDは、図4 に示すレジスタに対応し、また出力EおよびFはレジス タEおよびFに対応する。入力データとしては、初期値 または定数が含まれてもよい。

【0061】図7(B)において、iir命令は、4つ のノード81、82、83および84を含む。ノード8 1は加算ノードであり、ノード82は乗算を行なうノー

るシフト演算を行なうノードであり、ノード84は与えられたデータ所定時間遅延させる遅延(Z^{-1})を実行するノードである。

【0062】ノード81は、乗算ノード(Xノード)の 出力とB入力に与えられたデータを加算する。ノード8 2は、C入力とノード84の出力またはA1入力とを乗 算する。ノード83は、ノード81(加算ノード:+ノ ード)の出力をD入力に与えられたビット数だけシフト させる。ノード84はA2入力を所定時間(1T:Tは 1サンプリング期間)遅延させる。入力A1およびA2 はどちらか一方が入力される。同時に入力A1およびA 2が与えられることは禁止される。ノード84の出力が F出力(Fレジスタの行先情報が特定するレジスタ)へ 伝達され、ノード83の出力がE出力(Eレジスタの行 先情報が特定するレジスタ)へ伝達される。

【0063】図4に示す構成においては、ノード84の実行する遅延(Z-1)を実現する演算器は示されていない。これは等価的にデータレジスタDARにおけるA2レジスタからA1レジスタへのデータ転送により実現される(図4においてA2レジスタからA1レジスタへの 20 矢印で示す)。

【0064】図8は、fir命令の記述および構造を示す図である。図8(A)において、fir命令は、4入力2出力の命令で表現される。入力A、B、CおよびDは、図5に示すAレジスタ、Bレジスタ、CレジスタおよびDレジスタに対応し、E出力およびF出力はEレジスタおよびFレジスタの格納する行先情報が特定する行先へ結合されることを示す。

【0065】図8(B)において、fir命令は、その内部構造として、乗算(X)を行なうノード91と、加 30 第(+)を行なうノード92と、所定ビットだけ入力データをシフトさせる操作を行なうノード93と、ノード93の出力を所定時間遅延させる遅延操作(Z-1)を行なうノード94を含む。ノード91は、入力BおよびCの乗算を行なう。ノード92は、乗算器91の出力と入力Aとの加算を行なう。ノード93は、加算ノード92の出力をD入力が指定するビット数シフトさせて出力する。ノード94はノード93の出力を1サンプリング期間遅延させて出力する。

【0066】図7(B) および8(B) に示す加算ノー 40ド(81,92) およびシフト操作ノード(83および93) は図2に示すように加算シフト複合演算器として1つの演算器で表現される。

【0067】図7および図8に示すiir命令およびfir命令の内部構造はそれぞれIIRフィルタおよびFIRフィルタの単位構造に対応する。次に一般的なフィルタをこの命令iirおよびfirが示す内部構造へ分解する方法について説明する。

【0068】 [フィルタのプログラム実施例] まずデジタルフィルタの構成の基本について説明する。

12

【0069】標本化周期Tで標本化された入力系列を $\{xn\} = x0, x1, x2, \cdots xn \cdots$ とし、フィルタの出力系列を $\{yn\} = y0, y1, y2, \cdots yn \cdots$ とする。一般に、このデジタルフィルタにおいては入力系列 $\{xn\}$ と出力系列 $\{yn\}$ とは差分方程式を用いて以下のように関係付けられる。

【0070】 $yn=\Sigma ak \cdot x_{n-k} - \Sigma bk \cdot y_{n-k}$ ここで、第1項の総和はk=0~Mに対して行なわれ、第2項の総和はk=1~Nに対して実行される。

【0072】通常この入力系列 $\{xn\}$ および出力系列 $\{yn\}$ はz変換される。z変換により、標本値入力系列 $\{xn\}$ は、

 $X(z) = \sum x n \cdot z^{-n}$

と表現される。総和はn=0から無限大に対して実行される。 z^{-1} は単位遅延演算子と呼ばれる。このz変換により、出力Y(Z)は、

 $Y(z) = H(z) \cdot X(z)$

と表現される。H(z)は伝達関数と呼ばれる。上述の式において、係数bkがすべて0の場合には、出力信号ynは、過去の出力信号を用いないで決定される。このフィルタ処理を実現するデジタルフィルタは非巡回型デジタルフィルタと呼ばれ、トランスバーサルフィルタ(遅延素子の各タップ出力の加重和を得る構成)が一般に古くから知られている。

【0073】一方、係数bkのうち少なくとも1個0でない係数が存在する場合、すなわち過去の出力が現在の出力に影響を及ぼす場合この構成は巡回型デジタルフィルタと呼ばれる。巡回型フィルタの伝達関数を指数に展開すると、通常はz-1の無限級数で表現される。すなわちインパルス入力に対して出力が無限に続く。このためこの巡回型フィルタを無限インパルス応答フィルタ(IIRフィルタ)と呼ぶ。一方、非巡回型フィルタでは、この伝達関数の級数は有限である。このため非巡回型フィルタは有限インパルス応答フィルタ(FIRフィルタ)と呼ばれる。

【0074】まず、代表的なフィルタの構成について説明し、次にこれを図7に示す命令構造に分解する手順について説明する。まず2次のIIRフィルタを構成する場合について説明する。2次のIIRフィルタは、遅延が2次項まであるフィルタを示す。

【0075】図9は2次IIRフィルタの構成と命令への分解手順を示す図である。図9において、2次IIRフィルタは、縦列接続された加算器101、102、103、および104と、加算器104の出力を係数4で 50 除算する除算器105を含む。IIRフィルタはさら に、加算器102の出力を1サンプリング周期遅延させる遅延回路105と、遅延回路105の出力に所定の係数0.6を乗算して加算器102へ与える乗算器106と、遅延回路105の出力に係数0.7を乗算して加算器103へ与える乗算器107と、遅延回路105の出力をさらに1サンプリング期間遅延させる遅延回路108と、遅延回路108の出力に係数0.5乗算して加算器101へ与える乗算器100を含む。

【0076】この図9に示す2次IIRフィルタを、次に図7に示すiir命令に分解する。iir命令は、加算(+)操作、シフト操作、乗算操作(X)、および遅延操作を含む。シフト操作により除算を実行することができる。この図9に示す2次IIRフィルタを加算、シフト、乗算および遅延の単位に分割する。

【0077】すなわち、加算器101、遅延回路108、および乗算器109を、第1のiir命令で表現する。加算器102、遅延回路105、および乗算器106を、第2のiir命令で表現する。加算器103および乗算器107を第3のiir命令で表現する。加算器104、除算器105および乗算器110を第4のiir命令で表現する。この第1ないし第4のiir命令#1~#4をフローグラフで表わすと図10に示す記述が得られる。

【0078】乗算器106、107、109および11 0の乗算係数はそれぞれの命令におけるC入力へ与えられる定数により表現される。

【0079】図10において、IIRフィルタは、4つの縦列接続されたiir命令#1~#4により表現され 30 る。第1のiir命令#1は、A入力に、第2のiir命令#2のF出力を受け、B入力に外部からの入力データを受け、C入力に定数0.5を受け、D入力に定数0を受ける。第1のiir命令#1のA入力には図7に示すA2入力が利用される。

【0080】第20iir命令#2は、自身のF出力をA入力に受け、第10iir命令#10E出力をそのB入力に受け、C入力に定数0.6を受け、D入力に定数0を受ける。第20iir命令#2はそのA入力として、A2入力を利用する。

【0081】第3のiir命令#3は、そのA入力に第2のiir命令#2のF出力を受け、B入力に第2のiir命令#2のE出力を受け、そのC入力に定数0.7を受け、D入力に定数0を受ける。第3のiir命令#3は、そのA入力としてA1入力を利用する。

【0082】第4のiir命令#4は、そのA入力に、第1のiir命令のF出力を受け、そのB入力に、第3のiir命令#3のE出力を受け、そのC入力に定数0.8を受け、D入力に定数2を受ける。第4のiir命令#4のE出力からフィルタ処理結果が出力される。

11

【0083】iir命令のD入力には、シフト操作におけるシフトビット数を決定するデータが与えられる。このシフト操作によりデータの割算が実現される。図9に示すフィルタ構成においては、除算操作は除算器105においてのみ実行されている。この係数4による除算は、2ビット下位方向へデータをシフトさせることにより実現される。したがって、第4のiir命令#4のD入力に対して定数2が与えられる。残りのiir命令#1~#3に対しては除算操作は実行されないため、それぞれのD入力へは定数0が与えられる。

【0084】図11は、図10に示すフローグラフをテキスト形式で記述したプログラムを示す図である。図11において右端の番号1~6はプログラム番号を示し、左端の番号0~4はレジスタファイルにおける行番号(エントリー番号)を示す。この行番号はデータの行先を示す行の番号と1対1に対応する。次にプログラムの内容について説明する。

【0085】 (1) プログラム番号1の「initial」は初期値の宣言を示す。「1 (A2)=0」は、第1のiir命令#1のA2レジスタの格納値、すなわち遅延操作 Z^{-1} の入力初期値が0であることを示している

【0086】また「2(A2) = 0」は、第20iir命令#20A2レジスタの初期値が0であることすなわ ちその操作(Z^{-1})の初期値が0であることを示す。

【0087】(2) プログラム2の「input」は 外部からのデータ入力を示す。「1(B)」はこの入力 データを第10iir命令#1に対応する第1行のレジ スタBに格納することを示す。

【0088】(3) プログラム番号3の「iir」は iir命令を示す。iir(,,0.5,0)はii r命令に利用される定数を示す。括弧内の値は、各入力の定数すなわちiir(A2,B,C,D)の対応の入力に対する定数を表わす。プログラム番号3のプログラムにおいては以下のことが示される。

【0089】A2入力に対しては定数値は設定されない(変数のみ)。B入力に対しても定数値は設定されない。C入力に対しては定数0.5が設定される。D入力に対しては定数0が設定される。定数値が存在しない場合は「,」のみで示す。すなわち、第1のiir命令(プログラム番号1)に対しては、乗算係数として0.5が設定され、またシフトビット数としては0が設定されシフト動作が行なわれず、除算が行なわれないことを示す。

【0090】「2(B)!4(H)」はこのiir命令のデータの行先を示し、括弧の前に付された番号が行先行数すなわち、E出力およびF出力の行先を示しており、このE出力とF出力の行先は!により区別される。プログラム番号3においては以下のことが示される。

50 【0091】2 (B): E出力は2行目の第2のiir

命令のB入力へ与えられる。F出力は第4行の第4のi i r命令のA1入力へ与えれられる。

【0092】(4) プログラム番号4についてはii と加第 r 命令の各定数はプログラム番号3のiir 命令のそれ 行へ書 らと同様である。データ出力先として複数個存在する。 の行先 すなわち、E出力は第2行のA2入力へ与えられかつ第 3行のiir命令のB入力へ与えられる。第1ないし第 4のiir命令はレジスタファイルにおける各行と対応 しており、したがって、レジスタファイルの第2行およ び第3行のA2レジスタおよびBレジスタへこの第2の 10 タ)。 iir命令のE出力が伝達されることを示す。 【01

【0093】 F出力は第1のiir命令のA2入力および第3のiir命令のA1入力へ伝達される。 すなわちレジスタファイルにおける第1行および第3行のA2レジスタおよびA1レジスタへこの第2のiir命令のF出力が入力される。

【0094】(5) プログラム番号5のiir命令についてはその定数およびE出力の定義については上で説明したものと同じである。「absorb」は、行先がないことを示す。すなわち第3のiir命令のF出力は 20出力されないことを示す。

【0095】(6) プログラム番号6においてiir 命令の定義およびF出力の行先については上の第3のiir命令の場合と同様である。「output」はこの第4のiir命令のE出力が出力データとして装置外部へ出力されてフィルタ処理結果を示すデータとして利用されることを示す。

【0096】このテキスト形式で記述されたプログラムはレジスタファイルの各行にそれぞれ対応する。すなわち、第1ないし第4のiir命令はそれぞれレジスタフ 30ァイルの第1行ないし第4行のエントリーに対応する。このプログラムに従ってレジスタファイルへのデータの書込および読出が実行される。

【0097】 [フィルタ装置の具体的動作] 次に具体的な動作を以下の順序で説明する。

【0098】(a)動作の規則を説明する。(b)レジスタの状態を実行順序に従って示す。(c)実行効率を調べ、無駄なオーバーヘッドが生じていないことを実証する。および(d)複数(4つ)の演算器を持った場合の動作を説明する。

【0099】「基本ルール」

(1) A2レジスタ、A1レジスタおよびBレジスタには初期値が格納される。これらのレジスタA2、A1およびBの格納データは新しく入力されたデータにより更新される。CレジスタおよびDレジスタに格納される定数は更新されない。定数でない場合には新しく与えられる入力データにより更新される。定数でないか否かはiir命令により決定される。

【0 1 0 0】 (2) すべてのレジスタの値は1回書込 の出力はEレンスタに格納された行先情報に促って対応 1回読出に限定される。すなわち単一代入単一読出のル 50 のレジスタに書込まれる。この図12において左端に示

16

ールが適用される。ただし定数を除く。

【0101】(3) レジスタA1に格納されたデータと加算シフトを含む演算器の計算結果を複数かつ任意の行へ書込むことができる(プログラム可能である)。この行先はそれぞれE出力およびF出力としてプログラム(図11参照)時において各命令に対応してプログラムにより指定される。

【0102】(4) 加算シフト複合演算を除く演算の 結果は予め定められたレジスタに書込まれる(Xレジス タ)

【0103】以下に説明する計算の実施例においては第 1の演算器群40は1個の乗算器を含み、第2の演算器 群50は1個の加算シフト複合演算器を含むと想定す ス

【0104】「計算のルール」

(1) 演算は、行番号すなわちプログラム番号にかかわらずデータが揃ったものから順次実行される。

【0105】(2) 演算は、加算シフト、次いで乗算の優先順位で実行される。

(3) 同じ演算に対するデータが同時に揃った場合に は行番号の逆順にその演算が実行される。すなわち行番 号の大きい方の命令に従った演算が先に実行される。

【0106】(4) A2レジスタからA1レジスタへのデータの移動(遅延の表現)およびF出力におけるデータのコピー(Fレジスタが複数の行先情報を含む場合)は、すべて演算の前に実行される。

【0107】(5) 行先が複数存在する場合には、行 先がすべて空いていない状態でない限りその演算は実行 されない。すなわち演算は、行先が空いておりかつデー タが揃った場合に実行される。以下の説明においては加 算シフト複合演算のE出力および乗算操作結果のF出力 による転送の場合にこのルールが適用される。

【0108】(6) 後の演算が前の演算より優先されることはない(演算順序における追越しは生じない)。

【0109】次にこの図9に示す2次IIRフィルタ処理動作を実行する際のレジスタファイル内のデータの動きについて説明する。

【0110】図12は、レジスタの初期状態と各レジスタと演算器との関係を示す図である。レジスタの初期状態は図11に示すプログラムが書込まれ、内部状態が初期設定された状態を示す。この状態において、CレジスタおよびDレジスタにはそれぞれ定数が書込まれる。A1レジスタおよびCレジスタは乗算器に結合される。BレジスタおよびXレジスタは加算器へ結合され、Dレジスタはシフト回路へ結合される。A1レジスタから読出されたデータはFレジスタに格納された行先情報に従って対応のレジスタへ書込まれる。

【0111】シフト回路すなわち加算シフト複合演算器の出力はEレジスタに格納された行先情報に従って対応のレジスタに書込まれる。この図12において左端に示

す番号はレジスタファイルにおける行番号を示しかつ図 11に示す各プログラムの行番号と1対1に対応する。 1行ないし4行のE1レジスタにはデータ1、0、0、および1が初期値として格納されている。この格納データは単なる一例であり、フィルタ処理動作実行時においてはこのA1レジスタに初期設定された値は無効データとして処理される。

【0112】図13は、第1サイクルの動作を示す図である。図13(A)において、第1行のBレジスタヘデータ"1"が格納される。この入力動作と並行して、第 104行のA1レジスタのデータ"1"を用いた乗算が行なわれ、その乗算結果がXレジスタへ格納される。

【0113】すなわち、図13(B)に示すようにブロック#1の加算器の入力にデータ"1"が与えられ、またブロック#4の加算器の入力にデータ"0.8"が与えられる。

【0114】図14は、第2サイクルの実行動作時におけるレジスタの内容およびそのときのデジタルフィルタにおけるデータの分布状態を示す図である。図14

(A) において、入力部からは新たにデータは与えられ 20 ず、入力待ち状態となる。第4行のエントリーにおいては、BレジスタとXレジスタにデータが揃ったため、加算シフト動作が実行される。第4行に対応する命令の結果はEレジスタの内容で決定されるレジスタに書込まれる。第4のiir命令のEレジスタには「出力」が指定される。したがって、データ "0.2"が外部に出力される。

【0115】一方、第3行のエントリー(命令#3に対応)においては、A1レジスタのデータ"0"とCレジスタのデータ0、7との乗算が実行され、その乗算結果 30が対応のXレジスタに格納される。

【0116】ここで、図14(A)においてレジスタにおいて空欄の部分はその格納データが消費されたことを示す。単一代入単一読出のルールに従ってレジスタファイルへのデータの書込および読出が実行されているため、書込まれかつ読出されたデータは再び利用されないからである。以下の説明においても同様とする。

【0117】この図14(A)に示すデータの状態をデジタルフィルタにおけるデータに対応付けると図14

(B) に示すようになる。すなわち、ブロック#4にお 40 いて、加算器において0と0.8とが加算され次いでシフト操作による除算が行なわれ、0.2が出力される。

【0118】ブロック#3においては、その乗算器において係数0.7と0との乗算が行なわれ、その乗算結果"0"が加算器へ与えられる。乗算操作と加算シフト複合操作は互いに異なる演算器により実行されるため、互いに並列に実行することができる。

【0119】図15は、第3実行サイクルおけるレジス よびCレジスタのデータの乗算が行なわれ、そ タの内容およびフィルタにおけるデータの配置を示す図 果がXレジスタに格納される。これはブロックである。図15(A)に示すように、第3のi i r 命令 50 ける乗算器の出力が確定した状態に対応する。

18

における加算シフト操作結果が第4行のDレジスタへ書込まれ、一方第2行のiir命令のA1レジスタとCレジスタのデータの乗算が行なわれその乗算結果が第2行のXレジスタに格納される。

【0120】すなわち図15 (B) に示すように、ブロック#2の加算器の入力 "0" が確定状態となり、またブロック#4の加算器の入力、すなわちプログラム#3の加算器出力が "0" に確定する。

【0121】図16は、第4実行サイクルにおけるデー タレジスタの内容とそのときのデジタルフィルタにおけ る確定データの分布を示す図である。図16(A)にお いて、第1行のA1レジスタおよびCレジスタに格納さ れたデータの乗算が行なわれその乗算結果がXレジスタ に格納される。すなわち、図16(B)に示すように、 ブロック#1における乗算器の乗算結果が確定し、ブロ ック#1の加算器の入力が確定する。次いで、遅延素子 の操作を実現するためにデータのコピーが実行される。 【0122】図16(A)において、第2行のBレジス タおよびXレジスタのデータは確定している。したがっ て、第1行のA1レジスタとCレジスタの乗算と並行し て加算シフト操作を実行できるように思われる。しかし ながらこの場合、計算ルールにおいて後からの演算は前 の演算よりも優先されないというルールに従って、この 第2行のBレジスタとXレジスタのデータの加算および シフト動作は行なわれない。

【0123】図17は、遅延操作を実現する際のレジスタのデータの動きを示す図である。図17(A)において、まず第1行のA2レジスタのデータ"0"が第1行および第4行のA1レジスタヘコピーされる。これにより、ブロック#1に含まれる遅延素子の操作が実現される。

【0124】図17(B)において、次いで第2行のA2レジスタのデータが第1行のA2レジスタと、第2行および第3行のA1レジスタへコピーされる。これによりブロック#2における遅延素子の遅延操作が実現される。デジタルフィルタにおける各乗算器の入力が確定する

【0125】図17 (C) において、第2行のBレジスタおよびXレジスタのデータに対し加算シフト演算が実行され、この演算結果は第2行のA2レジスタおよび第3行のBレジスタへ格納される。これは、ブロック#2において加算が行なわれ、その加算結果が遅延素子入力およびブロック#3の加算器入力へ与えられて確定状態となったことを示す。

【0126】図18は、図17に示す動作に続く操作におけるデータレジスタにおけるデータの配置を示す図である。図18(A)において、第4行のA1レジスタおよびCレジスタのデータの乗算が行なわれ、その乗算結果がXレジスタに格納される。これはブロック#4における乗算器の出力が確定した状態に対応する。

【0133】図22は、第9実行サイクルにおけるデータのデータレジスタにおける配置を示す図である。図22において、第2行のBレジスタおよびXレジスタのデータを用いた加算シフト演算操作が実行され、この結果が第3行のBレジスタおよび第2行のA2レジスタへ格納される。次いで第2行の命令実行前に遅延素子の遅延操作が実行される。すなわち、A2レジスタの格納データのA1レジスタへの転送が実行される。具体的には、第1行のA1レジスタの内容が第1行および第4行のA1レジスタへ転送され、第2行のA2レジスタの内容が第1行のA2レジスタ、第2行および第3行のA1レジスタへ転送される。この転送操作実行後上述の加算シフト複合演算操作が実行される。この加算シフト演算操作と並行して、第4行のA1レジスタとCレジスタの乗算が実行され、その乗算結果が第4行のXレジスタに格納

20

動作、加算およびシフト演算操作、および乗算操作を順次実行すると、最終的にデータとしては、第3行のBレジスタおよび第4行のXレジスタのデータが確定した状態となる。すなわち、上述の操作を実行することにより図18(C)に示すごとくブロック#3における加算器の入力およびブロック#4における乗算器出力が確定した状態となる。この上述のコピー動作は常に遅延操作を実行する場合行なわれる。以下の説明においてはこの図17(A)ないし図18(A)に示す操作は省略し、図18(B)に示す最終状態のみを示す。

される。
【0134】図23は第10実行サイクルにおけるデータレジスタにおけるデータの配置を示す図である。図23において、第3行のA1レジスタとCレジスタの格納データの乗算が行なわれその乗算結果が第3行のXレジスタに格納される。この乗算操作と並行して、第4行のBレジスタとXレジスタの格納データに対する加算およびシフト演算操作が実行され、その複合演算操作結果が出力データとして出力される。

【0128】図19は、第6実行サイクルにおけるデータのデータレジスタにおける配置およびデジタルフィルタにおける確定データの状態を示す図である。図19 (A)に示すように、第3行のA1レジスタおよびCレジスタの乗算が行なわれその乗算結果が第3行のXレジスタに書込まれる。この乗算操作と並行して、第4行のBレジスタおよびXレジスタを用いた加算シフト演算操作が実行され、その演算結果のデータ"0"が出力データとして出力される。

【0135】図24は、第11実行動作サイクルにおけるデータレジスタにおけるデータの配置を示す図である。図24において、第2行のA1レジスタとCレジスタの格納データの乗算が行なわれ、該乗算結果が第2行のXレジスタに格納される。この乗算操作と並行して、第3行のBレジスタおよびXレジスタの格納データに対する加算およびシフト演算操作が実行され、その演算結果が第4行のBレジスタに格納される。

【0129】図20は、第7実行サイクル時におけるレジスタファイルにおけるデータの配置およびデジタルフィルタにおける対応のデータの配置状態を示す図である。図20(A)に示すように、第2行のA1レジスタとCレジスタのデータを用いた乗算が行なわれ、該乗算結果がXレジスタに格納される。この乗算操作と並行して、第3行のBレジスタとXレジスタの加算およびシフト演算操作が実行され、この演算操作結果が第4行のBレジスタに格納される。

【0136】図25は第12実行サイクルにおけるデータレジスタ内のデータの配置を示す図である。図25において、新たに第1行のDレジスタに次のデータ"3"が入力される。このデータの入力と並行して、第1行のA1レジスタとCレジスタの格納データに対する乗算が行なわれ、その乗算結果が第1行のXレジスタに格納される。またこの入力および乗算操作と並行して、第1行のBレジスタおよびXレジスタに格納されたデータに対する加算およびシフト複合演算操作が実行され、その演算結果が第2行のBレジスタへ格納される。このとき、第1のiir命令における「4(A1)」の操作は、先の図22に示すコピー動作により実行されている。

【0130】すなわち、図20(B)に示すように、ブロック#2における加算器の入力すなわち乗算器の出力が確定しかつブロック#4の加算器の入力すなわちブロック#3の出力が確定状態となる。

【0137】図26は第13実行サイクルにおけるデータレジスタにおけるデータの配置を示す図である。第12実行サイクルにおいて第1ないし第4行のA1レジスタのデータはすべて消費されている。このため、A2レジスタからA1レジスタの内容へのデータ転送(コピー50動作)が実行される。これにより遅延素子による遅延操

【0131】図21は第8実行サイクルにおけるデータレジスタにおけるデータの配置およびそのときのデジタルフィルタにおけるデータの配置形態を示す図である。図21(A)において次の入力データ "2"が第1行のBレジスタへ格納される。この格納と並行して、第1行のA1レジスタとCレジスタとの乗算が実行され、その乗算結果が第1行のXレジスタへ書込まれる。また同時に第1行のBレジスタとXレジスタのデータに対する加算シフト操作が実行され、その演算操作結果が第2行のBレジスタへ格納される。すなわち、第1行のデータレジスタに対し乗算操作と加算およびシフト演算操作が行なわれかつ新しい入力データの格納が実行される。

【0132】すなわち、図21(B)に示すようにブロ

ック#1の加算器の出力すなわちブロック#2の加算器 の入力が確定しかつブロック#1の乗算器の出力が確定 する。以降、この新しい入力データ"2"を用いて同様

の動作が繰り返される。

作が実現される。コピー操作後、第4行のデータ

("O") と第4行のCレジスタとの乗算が行なわれそ の乗算結果が第4行のXレジスタへ格納される。この乗 算操作と並行して、第2行のBレジスタおよびXレジス タの格納データによる加算およびシフト演算操作が実行 され、その演算操作結果は第3行のBレジスタおよび第 2行のA2レジスタへ格納される。

21

【0138】図27は、第14実行サイクル完了後のデ ータレジスタにおけるデータの配置を示す図である。第 4行のBレジスタおよびXレジスタの格納データに対し 加算およびシフト演算操作が実行され、その演算操作結 果が出力データとして出力される。この加算シフト演算 操作と並行して、第3行のA1レジスタおよびCレジス タの格納データを利用した乗算が実行され、該乗算結果 がXレジスタへ格納される。

【0139】図28(A)は第15実行サイクル完了後 のデータレジスタにおけるデータの配置を示す図であ る。図28(A)において、第2行のA1レジスタとC レジスタの格納データによる乗算が行なわれ、この乗算 結果が第2行のXレジスタへ格納される。この乗算操作 20 と並行して、第3行のBレジスタおよびXレジスタの格 納データによる加算およびシフト演算操作が実行され、 その演算操作結果が第4行のBレジスタへ格納される。 この加算およびシフト演算操作と並行して、第2行のA 1レジスタとCレジスタの格納データによる乗算が行な われ、該乗算結果が第2行のXレジスタに格納される。

【0140】図28(B)は、第16実行サイクル完了 時におけるデータレジスタ内のデータの配置を示す図で ある。図28 (B) において、まず第1行のBレジスタ およびXレジスタの格納データを用いて加算およびシフ ト演算操作が実行されその演算操作結果が第2行のBレ ジスタへ書込まれる。次いで第1行のA1レジスタおよ びCレジスタの格納データによる乗算が実行されその乗 算結果が第1行のXレジスタ内へ格納される。このXレ ジスタ内へのデータ格納と並行またはその完了後に新し い入力データ"4"が第1行のBレジスタへ格納され

【0141】以降、上述の動作が繰り返し実行される。 すなわち、第1行のA1レジスタの格納データが2回消 費された (読出される) ときに第1行のBレジスタへ新 40 しい入力データが格納される。第1行ないし第4行のA 1レジスタのデータがすべて一度消費された場合、A2 レジスタからのデータのコピーが実行される。

【0142】上述の動作において、各エントリー(行) において所望のデータが揃ったときに演算が実行され る。この演算データが揃ったか否かの判別は、各データ レジスタに対する書込制御回路が書込を行なったことを 検出することにより行なわれる。必要な2つのデータレ ジスタへの書込が行なわれたときにデータの読出が行な われ所望の演算が実行される。複数の行において同一演 50 カデータ"1"が第1行のBレジスタに格納された状態

算に対して同時にデータが確定した場合には優先順位 (行番号の大きい方) に従って演算が実行される。

【0143】このための構成としては以下の構成が考え られる。各レジスタに対応して書込/読出制御回路を設 け、この書込/読出制御回路の制御の下に演算器へのデ ータの伝送および所望データの揃ったことの検出を行な う。どのレジスタヘデータを書込むかはEレジスタおよ びFレジスタにプログラムされたデータにより決定され る。したがってこのプログラムされたデータに従って、 書込制御回路が対応のデータレジスタへのデータの書込 を実行する。この場合においても、各レジスタに対応し て読出制御回路が設けられ、この読出制御回路がEレジ スタからの行先情報が自己に割当てられたアドレス(レ ジスタ位置指定情報)と一致した場合に与えられたデー タを書込む。この場合、読出制御回路はデータ読出時に おいて対応のEレジスタまたはFレジスタの内容を読出 す構成となる。すなわち、iir命令実行時において は、A1レジスタとCレジスタの内容を読出す場合には Eレジスタの内容も同時に読出され、BレジスタとXレ ジスタの内容を読出す場合にはFレジスタの内容が同時 に読出される。乗算結果の格納は、固定的に定められて おり、乗算のために選択されたエントリーを指定する情 報と同じエントリーのXレジスタが書込可能状態とされ データが書込まれる。

【0144】上述の動作および計算ルール等は、図3に 示すシーケンスコントローラSCおよび読出/書込制御 部RWCにより実現される。

【0145】図29は、上述の実行サイクル2ないし実 行サイクル16における各演算器の稼動状況を示す図で ある。図29において、○は稼動状態を示し、空白状態 はデータ待ち状態すなわち演算器のアイドル状態を示 す。

【0146】図29から明らかなように、サイクル5な いし16において、乗算器および加算シフト複合演算器 はすべて稼働状態となっており初期動作時を除く安定状 態時においては演算器が100%動作するフル稼動状態 が得られている。すなわち、各動作サイクルにおいて演 算器が駆動されており命令実行待ちによるオーバーヘッ ドは生じず、高速でフィルタ処理を実行することが可能 となる。

【0147】上述のフィルタ処理は乗算器1つおよび加 算およびシフト複合演算器1つを用いてフィルタ処理を 実現している。次に4つの演算器、すなわち4つの乗算 器および4つの加算シフト複合演算器を用いてフィルタ 処理を行なう場合の動作について説明する。

【0148】図30は4つの演算器によりフィルタ処理 する際のデータレジスタにおけるデータの配置を示す図 である。図30(A)において、先の図13の場合と同 様の状態が初期設定される。図30(A)においては入 が示される。この状態においては、図30(B)に示す ようにブロック#1~#4の加算器の入力がそれぞれ初 期設定された状態となっており、また乗算器の入力も初 期設定された状態となっている。以下の説明において は、演算器の振舞を観察するために、1サイクルの動作 を加算シフト複合演算器を示す状態(a)と乗算器を示 す状態(b)の2つに分割して観察する。

【0149】図31は、第1の実行サイクルにおけるデ ータレジスタにおけるデータの配置およびデジタルフィ ルタにおけるデータの分布状態を示す図である。図31 10 (A) に示すように、第1の実行サイクルにおいては、 第1行ないし第4行のA1レジスタとCレジスタの乗算 操作が並列に実行され、その乗算結果が対応のXレジス タへ格納される。シフトおよび加算演算操作はXレジス タに確定データが存在していないため実行されない。

【0150】この状態は図31(B)に示すように、各 ブロック#1~#4の乗算器において並列に乗算が実行 されその乗算結果が確定した状態を示す。

【0151】図32は、第2の実行サイクルにおけるデ ータレジスタ内のデータの配置およびそのときのデジタ 20 ルフィルタにおけるデータの状態を示す図である。A1 レジスタのデータがすべて消費された状態において、A 2 レジスタから A 1 レジスタへのコピー動作が実行され る。すなわち、図32(A)に示すように、まず、第1 行のA2レジスタの格納データが第1行および第4行の A1レジスタへ格納される。次いで図32(B)に示す ように第2行のA2レジスタに格納されているデータが 第1行のA2レジスタ、第2行および第3行のA1レジ スタへ転送される。このときまた、第1行のBレジスタ およびXレジスタの格納データによる加算およびシフト 30 操作が実行される。

【0152】図33は図32に示す動作サイクルの次に 実行される状態を示す図である。図33(A)におい て、コピー動作完了後、第1行ないし第4行のBレジス タにおよびXレジスタの内容がそれぞれ対応の加算シフ ト演算器に転送される。この演算結果は、対応のEレジ スタに格納された行先情報により示されるレジスタに格 納される。第1行のBレジスタおよびXレジスタの加算 およびシフト結果は第2行のBレジスタへ格納される。 第2行のBレジスタおよびXレジスタの演算結果は第3 行のBレジスタおよび第2行のA2レジスタへ格納され る。第3行のBレジスタおよびXレジスタの格納データ の加算およびシフト演算結果は第4行のBレジスタへ格 納される。第4行のBレジスタおよびXレジスタの演算 結果は出力データとして出力される。この場合、Bレジ スタに関しては、それぞれの行番号よりも1つ大きい行 番号のBレジスタへの演算結果の書込が行なわれる。第 2行に対する演算結果に対してのみ第2行のA2レジス タヘもデータが書込まれる。

24

カデータ ("2") が書込まれる。この状態により図3 3 (B) に示すように各ブロック#1~#4の加算器の 入力が確定状態となりかつ第2行のA2レジスタの内容 が確定状態となる。

【0154】図34はこの加算およびシフト演算操作完 了後のデータレジスタ内のデータの配置を示す図であ る。図34(A)に示すようにA1レジスタの格納デー タとBレジスタの格納データとの乗算が行なわれ、その 乗算結果がXレジスタへ格納される。これにより図34 (B) に示すように各ブロック#1、#2、#3、およ び#4の乗算器の出力がすべて"0"の確定状態とな る。ここで、演算は、加算およびシフト演算が乗算より も先に行なわれる計算ルールが適用されていることを想 起されたい。

【0155】図35は第3実行サイクル状態完了時のデ ータレジスタ内のデータの配置およびデジタルフィルタ 内のデータの状態を示す図である。図35(A)は加算 およびシフト演算操作実行完了時のデータレジスタ内の データの配置を示し、図35(B)は乗算操作完了後の データレジスタ内のデータの配置を示す。図35(A) には、A2レジスタからA1レジスタへの図32に示す コピー動作および加算およびシフト演算操作完了後の状 態が示される。この状態においてはまた新たに第1行の Bレジスタへ入力データ "3" が書込まれる。Bレジス タとXレジスタのデータを用いて加算およびシフト演算 操作が実行され、出力データが出力される。

【0156】図35(B)においては、A1レジスタの 格納データとCレジスタの格納データとの乗算が実行さ れその乗算結果がXレジスタに格納される。

【0157】上述の動作を実行することにより、図35 (C) に示すように出力データ "O" が得られ、各ブロ ック#1~#4の加算器の入力も確定状態となる。続い て、図36に示すように、Bレジスタ(第1行)へデー タ "4" が書込まれ、各行のBレジスタの内容が行番号 の大きい方へ1行シフトされ、かつデータ"0"が出力 される。図36(A)においても、BレジスタおよびX レジスタのデータによる加算およびシフト演算操作が実 行されかつA2レジスタからA1レジスタへのデータの コピー動作も実行されている。コピー動作完了後に加算 およびシフト演算操作が実行される。この図36(A) の状態完了後図36 (B) に示すA1 レジスタの内容と Cレジスタの内容の乗算が実行される。この乗算結果が 各Xレジスタに格納される。以降この動作を繰り返す。

【0158】上述の乗算を並列に実行する構成の場合、 各レジスタからは並列にデータが読出されかつ並列にデ ータが書込まれる。この場合、その各レジスタにおいて 先のデータの書込完了後にデータの読出が行なわれ、デ ータの読出は有効データの書込完了後でないと実行され ない。

【0153】このときまた第1行のBレジスタへ次の入 50 【0159】図37はこの4つの演算器すなわち4つの

乗算と4つの加算およびシフト複合演算器を用いた場合の各演算器の稼動状態を示す図である。図37において、乗算はXで示し、加算およびシフト演算操作は「+shift」で示す。それぞれにおいて、○は演算器が稼動状態にある状態を示し、空白部分は非稼動状態すなわちデータ入力待合わせ状態を示す。図37から明らかなように、実行サイクル2ないし4においては、演算器がすべて稼動状態となっており、高速でフィルタ処理することがわかる。

【0160】 [4次FIRフィルタのプログラム実施例] 次に、代表的なフィルタ構成例として4次のFIRフィルタについて考察する。

【0161】図38は4次のFIRデジタルフィルタの 構成を示す図である。図38に示す4次FIRデジタル フィルタは、転置型トランスバーサルフィルタとも呼ば れる。図38において、FIRフィルタは、入力データ と所定の乗算係数とを乗算する乗算器201、202、 203および204と、加算器205、206、207 および208と、遅延器209、210および211と 除算器212を含む。乗算器201~204は互いに並 20 列に配置される。加算器と遅延器とは交互に配置され ス

【0162】加算器205は乗算器201の出力とデータ0とを加算する。遅延器209は加算器205の出力を所定期間(1サンプル周期)遅延する。加算器206は、乗算器202の出力と遅延器209の出力を加算する。遅延器210は、加算器216の出力を所定期間(1サンプル周期)遅延する。加算器207は遅延器210の出力と乗算器203の出力を加算する。遅延器201は加算器207の出力を所定期間遅延する。加算器208は乗算器204の出力と遅延器211の出力とを加算する。除算器212は加算器208の出力を係数4で除算し出力データを生成する。

【0163】図38に示すFIRフィルタでは複数個の同一構成が縦続接続される。このFIRフィルタをfir命令に従ってブロックに分割する。fir命令は、4入力2出力命令であるが、その内部構造として乗算操作、加算操作、シフト操作および遅延操作を含む。したがってこの図38に示すFIRフィルタを乗算器、加算器および遅延素子を含む1つのブロックを単位として分40割する。FIRデジタルフィルタはブロック#1~#4に分割され、各ブロック#1~#4がそれぞれfir命令で表現される。

【0164】図39はこのデジタルフィルタをfir命令で記述した場合のフローグラフを示す図である。図39において、第1のfir命令#1は、A入力に定数0を受け、B入力に入力データを受け、C入力に定数0.1を受け、D入力に定数0を受ける。第2のfir命令#2は、A入力に第1のfir命令#1のF出力を受け、B入力に入力データを受け、C入力に定数0.2を50

26

受け、D入力に定数0を受ける。第3のfir命令#3は、A入力に第2のfir命令#1のF出力を受け、B入力に入力データを受け、C入力に定数0.3を受け、D入力に定数0を受ける。第4のfir命令#4は、A入力に第3のfir命令#3のF出力を受け、B入力に入力データを受け、C入力に定数0.4を受け、D入力に定数2を受ける。第4のfir命令#4のF出力からデータ処理後の出力データが出力される。

【0165】図40は図39に示すフローグラフをテキスト形式で記述したプログラムを示す図である。以下図40を参照してこのプログラムについて説明する。

【0166】図40において左端の番号は行番号を示し、レジスタファイルにおけるエントリーの行に1対1に対応する。図40のプログラムの右端の番号はプログラム番号を示す。

【0167】プログラム1:プログラム1の「initial」は初期値の宣言を示す。「2 (A) = 0」は第2行のレジスタAの格納データを"0"に初期設定することを示す。すなわち第2のfir命令#2のA入力、すなわち加算器の入力初期値が"0"であることを示す。同様に「3 (A) = 4 (A) = 0」は第3および第4のfir命令#3および#4のA入力、すなわちその加算器の入力値が"0"に初期設定されることを示す。【0168】プログラム2:「input」は外部からのデータの入力を示す。「1 (B),2 (B),3 (B),4 (B)」は、この入力データが、第1ないし第4のfir命令のB入力へ与えられることを示す。すなわち、レジスタファイルにおいて第1ないし第4行のBレジスタに外部からの入力データが格納されることを

【0169】プログラム3:「fir」はfir命令を示す。「fir (0, ,0.1,0)」はこのfir 命令における定数を示す。括弧内の値は入力の定数、すなわちfir (A, B, C, D)における入力A、B、CおよびDのそれぞれの定数を表わす。このプログラム番号3のfir命令においては、Aの定数値が0、Bへは定数値でなく変数が与えられ、C入力の定数値が0.5に設定され、Dの定数値が0に設定される。レジスタファイルにおいては、定数は変更されない。複数回読出が可能である。B入力には入力データが与えられ、このデータを格納するレジスタBにおいては単一代入単一読出のルールが適用される。

【0170】「absorb!2(A)」はE出力およびF出力の行先を示す。この場合、「absorb」はE出力はどの命令へも伝達されないことを示し、F出力が第2のfir命令のA入力へ与えられることを示す。すなわちレジスタファイルにおいて第2行のAレジスタへ格納されることを示す。E出力とF出力とは「!」で区別される。

【0171】プログラム4、5:命令firの定数の定

義は上で示したプログラム3のそれと同じであり、その 行先についてもプログラム3の場合と同じである。 すな わち、第2のfir命令のF出力は第3のfir命令の A入力へ与えられ、第3のfir命令のF出力は第4の fir命令のA入力へ与えられる。

【0172】プログラム6:fir命令の定数について は上と同じである。出力における「output」はこ の第4のfir命令のF出力が装置外部へ出力され、出 カデータとして利用されることを示す。

【0173】 [FIRフィルタ操作の具体的動作] FI 10 Rフィルタ処理の場合においても以下のルールが適用さ

【0174】 [基本ルール] 第1行のエントリーのAレ ジスタには定数が格納される。第2行ないし第4行のA レジスタの値は初期値であり、新たに与えられるデータ により更新される。また第1ないし第4行のCレジスタ およびDレジスタの格納値は定数であるため、これらの データは更新されない。

【0175】定数以外のデータには、すべてのレジスタ において1回書込/1回読出すなわち単一代入単一読出 20 のルールが適用される。

【0176】Eレジスタに格納される行先情報およびF レジスタに格納される行先情報により、複数かつ任意の 行先レジスタを指定することができる(プログラム可能 である)。このFIRフィルタ処理においてはBレジス タの格納データはEレジスタの行先情報により指定され た行先へ伝達されるが、この場合「absorb」であ るため出力されない。シフト操作結果は、Fレジスタに 格納された行先情報が特定するレジスタへ伝達される。

【0177】乗算を行なう演算器が1つ、および加算お 30 よびシフトを含む演算器が1つ存在する。

【0178】 [計算ルール] iir命令の場合と同様で ある。すなわち、

(1) 演算は行番号にかかわらず必要データが揃った ものから順次実行される。

【0179】(2) 演算は加算およびシフトが乗算よ りも優先的に実行される。

(3) 同一の演算に対しデータが同時に揃った場合に は、行番号の逆順、すなわち大きい行番号の命令に対す る操作が実行される。

【0180】(4) 加算およびシフト複合演算におい てFレジスタが複数の行先を指定する場合、行先のレジ スタがすべて空状態でない限りその演算は実行されな ٧١

【0181】(5) 後からの演算が前の演算より優先 されることはない(演算の追越しは生じない)。

【0182】次に具体的動作について説明する。

(0) 初期設定

図41はレジスタファイルにおける各レジスタの初期状

ルフィルタにおけるデータの配置を示す図である。

【0183】図41 (A) において、初期状態において は、第1行ないし第4行のCレジスタには乗算係数が定 数データとして格納され、また第1行ないし第4行のD レジスタにはシフト操作におけるシフトビット数を示す ためのデータが定数データとして格納される。

【0184】FIRフィルタ処理においては、Bレジス タの格納データとCレジスタの格納データとが乗算器へ 与えられ、乗算操作を受ける。AレジスタとXレジスタ のデータが加算操作を受け、次いでシフト操作を受け る。乗算操作の結果はXレジスタへ格納される。加算お よびシフト操作の演算結果はFレジスタに格納された行 先情報が特定するレジスタへ書込まれる。

【0185】図41(B)に示すように、初期状態にお いては、乗算器における乗算係数(フィルタ係数)が設 定されかつブロック#4における除算器の除算係数が初 期設定される。係数4で除算をするため、シフト操作に より2ビット下位ビット方向へデータがシフトされる。

【0186】Aレジスタに格納されたデータはそれぞれ 加算器の一方入力のデータを与える。 ブロック#1にお ける加算器の一方入力は定数"0"に固定される。

【0187】(1) 実行サイクル1

図42は実行サイクル1における各レジスタのデータの 配置およびそのときのデジタルフィルタにおけるデータ の配置を示す図である。この実行サイクル1 (実行状態 1) においては、外部から入力データ"1"が与えら れ、第1行ないし第4行のBレジスタにこの入力データ が格納される。この状態においては、図42(B)に示 すように、乗算器の入力が確定した状態となる。

【0188】(2) 実行サイクル2

図43は実行サイクル2(実行状態2)のレジスタファ イルにおける各レジスタのデータの配置およびそのとき のレジスタフィルタのデータの分布を示す図である。

【0189】この実行サイクル2においてはまず第4行 のBレジスタの格納データとCレジスタの格納データの 乗算が実行される。乗算に必要なデータが揃いかつ一番 行番号の大きい行に対する乗算が実行される計算ルール に従っている。この乗算結果は第4行のXレジスタに格 納される。すなわち、図43 (B) に示すように、ブロ ック#4において乗算器の出力が確定状態となる。

【0190】(3) 実行サイクル3

図44は実行サイクル3(実行状態3)におけるレジス タのデータの配置およびそのときのフィルタにおけるデ ータの分布を示す図である。実行サイクル3において は、まず第4行のエントリーにおいて、Aレジスタおよ びXレジスタのデータが揃ったためこれらのデータを用 いて加算およびシフト演算操作が実行される。この加算 およびシフト演算操作により出力データが生成される。 この加算およびシフト演算操作と平行して、第3行のB 態と演算器との接続関係およびそのときのFIRデジタ 50 レジスタの格納データとCレジスタの格納データとの乗

算が実行され、その乗算結果が第3行のXレジスタに格納される。すなわち、図44(B)に示すように、ブロック#4において、加算および除算が実行され、出力データ"0.1"が生成される。これと並行して、ブロック#3において、乗算が実行され、その乗算結果"0.3"がXレジスタに格納される。

【0191】(4) 実行サイクル4

図45は実行サイクル4(実行状態4)におけるレジスタファイルのデータの格納状態およびデジタルフィルタのデータの分布を示す図である。図45(A)に示すよ 10うに、第2行のBレジスタの格納データとCレジスタの格納データとの乗算が実行され、その乗算結果が第2行のXレジスタに格納される。この乗算操作と並行して、第3行のAレジスタおよびXレジスタのデータを用いて加算およびシフト演算操作が実行され、その演算結果が第4行のAレジスタに格納される。

【0192】 すなわち、図45 (B) に示すように、ブロック#3における加算および遅延が実行される。

【0194】同様に、ブロック#2において、乗算が実行されており、その乗算器の出力が確定状態となる。

【0195】(5) 実行サイクル5

図46は実行サイクル5(実行状態5)の完了後のレジスタファイルにおける各レジスタの格納データおよびそのときのデジタルフィルタのデータの分布を示す図である

【0196】図46(A)に示すように、まず第1行のBレジスタとAレジスタ、Cレジスタの格納データを用いて乗算が実行され、その乗算結果が第1行のXレジスタに格納される。この乗算と並行して、第2行のAレジスタとXレジスタの格納データを用いた加算およびシフト演算操作が実行され、その演算操作結果が第3行のAレジスタに格納される。

【0197】この乗算および加算・シフト演算操作と並行して、第1行ないし第4行のBレジスタに新たな入力データ"2"が格納される。

【0198】すなわち図46(B)に示すように、ブロック#1において乗算器の出力が確定し、またブロック#2において、その遅延素子の出力が確定状態となり、かつさらにブロック#1~#4の乗算器の入力が確定状態となる。

【0199】(6) 実行サイクル6

図47は実行サイクル6(実行状態6)における各レジ ジスタの格納データを用いて加算およびシスタ格納データおよびそのときのデジタルフィルタにお 行され、その演算結果が第3行のAレジスけるデータの分布を示す図である。図47(A)に示す る。これらの演算と並行して、第1行なりように、第4行のBレジスタとCレジスタの格納データ 50 レジスタに次の入力データが格納される。

を用いて乗算が実行され、その乗算結果が第4行のXレジスタに格納される。この乗算操作と並行して、第1行のAレジスタとXレジスタの格納データを用いて加算およびシフト演算操作が実行され、その演算結果が第2行のAレジスタに格納される。

【0200】すなわち、図47(B)に示すように、ブロック#1の遅延素子の出力が新たに確定状態となり、またブロック#4において、乗算器の出力が確定状態とかる

70 【0201】(7) 実行サイクル7

図48は実行サイクル7における各レジスタの格納データおよびそのときのデジタルフィルタにおけるデータの分布を示す図である。図48(A)に示すように、第4行のAレジスタとXレジスタの格納データを用いて加算およびシフト演算が実行され、その演算結果が出力データとして出力される。

【0202】この加算およびシフト演算操作と並行して、第3行のBレジスタとCレジスタの格納データを用いて乗算が実行され、その乗算結果が第3行のXレジスタに格納される。

【0203】すなわち、図48(B)に示すように、ブロック#3において乗算器の出力が確定し、またブロック#4において加算および除算が実行され出力データが生成される。

【0204】(8) 実行サイクル8

図49は実行サイクル8(実行状態8)のレジスタファイルの各レジスタの格納データおよびそのときのデジタルフィルタにおけるデータの分布を示す図である。

【0205】図49(A)に示すように、第3行のAレジスタおよびXレジスタの格納データ用いて加算およびシフト演算操作が実行され、その演算結果が第4行のAレジスタに格納される。この加算およびシフト演算操作と並行して、第2行のBレジスタおよびCレジスタの格納データを用いて乗算が実行され、その乗算結果が第2行のXレジスタに格納される。

【0206】すなわち図49(B)に示すように、ブロック#2において乗算器の出力データが確定し、またブロック#3において、遅延素子の出力データが確定する。

40 【0207】(9) 実行サイクル9

図50は実行サイクル9(実行状態9)の各レジスタの格納データおよびそのときのデジタルフィルタにおけるデータの分布を示す図である。図50(A)に示すように、第1行のBレジスタおよびCレジスタの格納データを用いて乗算が実行され、その乗算結果が第1行のXレジスタに格納される。また、第2行のAレジスタとXレジスタの格納データを用いて加算およびシフト演算が実行され、その演算結果が第3行のAレジスタに格納される。これらの演算と並行して、第1行ないし第4行のBレジスタに次の入力データが格納される。

【0208】すなわち、図50(B)に示すように、ブロック#1において乗算器のデータが確定し、ブロック#2の遅延素子の出力データが確定し、またブロック#1~#4の乗算器の入力が確定状態となる。

【0209】(10) 実行サイクル10

図51は実行サイクル10(実行状態10)のレジスタの格納データおよびそのときのデジタルフィルタのデータの分布を示す図である。図51(A)に示すように、まず第4行のBレジスタおよびCレジスタの格納データを用いた乗算が実行され、その乗算結果が第4行のXレジスタに格納される。

【0210】また第1行のAレジスタおよびXレジスタの格納データを用いて加算およびシフト演算が実行され、その演算結果が第2行のAレジスタに格納される。 【0211】すなわち図51(B)に示すように、ブロック#1の遅延素子の出力データが確定状態となり、またブロック#4の乗算器の出力データが確定状態となる

【0212】(11) 実行サイクル11 図52は実行サイクル11(実行状態11)の各レジス 20 タの格納データおよびそのときのデジタルフィルタにおけるデータの分布を示す図である。図52(A)に示すように、まず第4行のAレジスタおよびXレジスタの格納データを用いて加算およびシフト演算が実行され、その演算結果が出力データとして出力される。この加算およびシフト演算と並行して、第3行のBレジスタとCレジスタの格納データを用いた乗算が実行され、その乗算結果が第3行のXレジスタに格納される。

【0213】すなわち、ブロック#3における乗算器の 出力データが確定状態となり、またブロック#4から出 30 力データが出力される。

【0214】(12) 実行サイクル12 図53は実行サイクル12(実行状態12)におけるレジスタの格納データおよびデジタルフィルタにおけるデータの分布を示す図である。図53(A)に示すように、まず第2行のBレジスタおよびCレジスタの格納データを用いて乗算が実行され、その乗算結果が第2行のXレジスタに格納される。この乗算操作と並行して、第3行のAレジスタおよびXレジスタを用いて加算およびシフト操作が実行され、その演算結果が第4行のAレジ 40スタに格納される。

【0215】すなわち図53(B)に示すように、ブロック#2における乗算器の出力が確定し、またブロック#3の遅延素子の出力が確定状態となる。

【0216】(13) 実行サイクル13

図54は実行サイクル13 (実行状態13) における各 レジスタの格納データおよびそのときのデジタルフィル タにおけるデータの分布を示す図である。図54(A) において、第1行のBレジスタおよびCレジスタの格納 データを用いて乗算が実行され、その乗算結果が第1行 50 32

のXレジスタに格納される。この乗算と並行して、第2 行のAレジスタおよびXレジスタの格納データを用いて 加算およびシフト演算が実行され、その演算結果が第3 行のAレジスタに格納される。これらの演算と並行し て、第1行ないし第4行のB入力に新たな入力データが 格納される。

【0217】すなわち図54(B)に示すようにブロック#1~#4の乗算器の入力が確定状態となり、またブロック#1の乗算器の出力が確定し、またブロック#2の遅延素子の出力が確定状態となる。

【0218】(14) 実行サイクル14

図55は、実行サイクル14(実行状態14)におけるレジスタの格納データおよびそのときのデジタルフィルタのデータの分布を示す図である。図55(A)において、第4行のBレジスタおよびCレジスタの格納データを用いて乗算が実行され、その乗算結果が第4行のXレジスタに格納される。この乗算と並行して、第1行のAレジスタおよびXレジスタの格納データを用いて加算およびシフト演算が実行され、その演算結果が第2行のAレジスタに格納される。

【0219】すなわち図55(B)に示すように、ブロック#1の遅延素子の出力が確定状態となり、またブロック#4の乗算器の出力が確定状態となる。

【0220】(15) 実行サイクル15

図56は実行サイクル15(実行状態15)におけるレジスタの格納データおよびそのときのデジタルフィルタにおけるデータの分布を示す図である。図56(A)において、まず第4行のAレジスタおよびXレジスタの格納データを用いて加算およびシフト演算が実行され、その演算結果は出力データとして出力される。この加算およびシフト演算と並行して、第3行のBレジスタとCレジスタの格納データを用いて乗算が実行され、その乗算結果が第3行のXレジスタに格納される。

【0221】すなわち図56(B)に示すように、ブロック#4から出力データが生成されて出力され、かつブロック#3において乗算器の出力が確定状態となる。

【0222】上述のように、1つの乗算器と1つの加算およびシフト演算器を用いる構成においては、行番号の大きいエントリーのデータを用いてまず乗算が実行され、次いで加算およびシフト演算が実行される。この操作を、加算およびシフト演算操作を乗算操作と並行に実行し、Bレジスタに格納されるデータがすべて消費されるまで順次実行する。これにより、FIRフィルタ処理を高速で実行することができる。

【0223】図57は前述のサイクル2ないし16における各演算器の稼動状況を示す図である。図57において〇印は稼動状態を示し、空白はデータ待ち状態を示す。図57に示されるように、第4サイクルないし第16サイクルにおいて乗算器(X)および加算およびシフト複合演算器(+shift)はすべて稼動状態にあ

り、初期動作時を除く安定時においては演算器は100%のフル稼動状態となっており、命令実行のオーバーへッドなく高速でフィルタ処理が行なわれているのが見られる。

【0224】上述の説明においては、1個の乗算器および1個の加算シフト演算器が利用されている。この場合4個の乗算器および4個の加算シフト演算器を用いてフィルタ処理を実行することができる。以下この場合の構成について説明する。

【0225】(0) 初期状態

図58は、4個の乗算器と、4個の加算およびシフト演算器を用いた場合の各レジスタの初期状態を示す図である。初期状態においては、第1行ないし第4行のBレジスタに入力データが格納される。またこのとき、CレジスタおよびDレジスタにおいて乗算係数およびシフト係数が定数データとして初期設定される。さらに、Aレジスタにおいては、その初期値が設定される。

【0226】(1) 実行サイクル1

図59は実行サイクル1におけるレジスタの各格納データとそのときのデジタルフィルタにおけるデータの分布 20を示す図である。実行サイクル1(実行状態1)においては、加算およびシフト演算動作は実行されない。乗算動作のみが実行される。すなわち図59(A)に示すように、第1行ないし第4行のBレジスタとCレジスタの格納データの乗算が行なわれ、各乗算結果が対応のXレジスタに格納される。

【0227】図59 (B) に示すように、ブロック#1~#4各々において乗算が並列に実行され、各乗算器の出力データが確定状態となる。

【0228】(2) 実行サイクル2

図60は実行サイクル2におけるレジスタの格納データおよびそのときのデジタルフィルタにおけるデータの分布を示す図である。図60(A)において、第1ないし第4行のAレジスタおよびXレジスタの格納データを用いて加算およびシフト演算が実行される。このとき、演算結果は次のエントリー(次の行)のAレジスタに格納される。第4行のAレジスタおよびCレジスタのデータの演算結果は出力データとして出力される。

【0229】すなわち図60(B)に示すように、各ブロック#1~#4各々において、遅延素子の出力データが確定状態となるとともに、ブロック#4においては、除算器の出力が確定状態となり、出力データが生成される。

【0230】この第2サイクルにおいてはBレジスタには有効データは存在しないため、乗算は実行されない。 すなわち、複数個の乗算器と複数個の加算およびシフト 演算器を利用する場合には、乗算が行なわれ、次いで加 算およびシフト演算が実行される。この動作が繰り返し 新しい入力データに対して実行される。

【0231】この第2サイクルにおいて、加算およびシ 50

34

フト演算と並行して、Bレジスタへのデータの格納および乗算が並行に実行される。すなわち、第1サイクルにおいて、乗算が行なわれると次いで第1行ないし第4行のBレジスタにデータが入力される。したがって、この場合、第2サイクル以降において、乗算器と加算シフト演算器は常時稼動状態となり、演算器が入力データ待合わせ状態となることはなく、高速でフィルタ処理を実行することが可能となる。

【0232】ここで図59(B)および図60(B)において、括弧で示したデータは、それぞれのサイクルにおいて並行して実行された操作の結果得られるデータを示す。

【0233】レジスタとバス(演算器とレジスタとを結合するバス)との接続はプログラムにより決定される。 複数の演算器、すなわち複数の乗算器と複数の加算およびシフト演算器を用いる構成の場合、各行並列に動作するため、各行のレジスタと演算器との接続はプログラムにより一意的に固定される。この場合、同一種類の演算において各行の優先順位を特に判別する必要はない。

【0234】しかしながら、1個の乗算器と1個の加算 およびシフト複合演算器を利用する構成の場合、1つの 演算(乗算または加算シフト演算)を行なう場合、各行 において優先順位を判別する必要がある。この優先順位 を判別し、必要なデータが揃った場合にデータを読出す 構成について以下に説明する。

【0235】図61は、レジスタファイルにおける各レジスタの書込/読出制御を行なう構成を示す図である。 この図61は、図3に示す書込/読出制御部の構成をより具体的に示す。

30 【0236】図61において、代表的に2種類のレジスタを示す。この2種類のレジスタは同一の演算に使用されるデータを格納する。

【0237】レジスタ#11に対し、書込ゲート311 a および読出ゲート312 a が設けられる。レジスタ#12に対し書込ゲート311b および読出ゲート312 b が設けられる。

【0238】第2行において、レジスタ#21に対し書込ゲート311cおよび読出ゲート312cが設けられる。同様にレジスタ#12に対し、書込ゲート311d および読出ゲート312dが設けられる。

【0239】第3行において、レジスタ#31に対し書込ゲート311eおよび読出ゲート312eが設けられる。レジスタ#32に対し書込ゲート311fおよび読出ゲート312fが設けられる。

【0240】第4行において、レジスタ#41に対し書込ゲート311gおよび読出ゲート312gが設けられ、レジスタ#42に対し書込ゲート311hおよび読出ゲート312hが設けられる。

【0241】書込ゲート311a~311hはそれぞれ ライトイネーブル信号WE11、WE12、WE21、 WE 2 2、WE 3 1、WE 3 2、WE 4 1 およびWE 4 2 に応答してそれぞれ活性状態となり、関連の書込データバス 3 6 2 a または 3 6 2 b 上のデータを対応のレジスタへ書込む。

【0242】各行において、レジスタの読出を制御するために読出制御回路315a~315dが設けられる。

【0243】第4行の読出制御回路315dはライトイネーブル信号WE41およびWE42がともに活性状態となり、レジスタ#41および#42にデータが書込まれたときに活性状態となり、対応の読出ゲート312g 10 および312hをイネーブルし、レジスタ#41および#42をそれぞれ読出データバス360aおよび360bへ接続する。読出データバス360aおよび360bは演算器350に結合される。演算器350は乗算器または加算シフト複合演算器である。

【0244】第3行の読出制御回路315cは、ライトイネーブル信号WE31およびWE32がともに活性状態となり、かつ読出制御回路315dがデータ読出を指示していないときに活性化され、読出ゲート312eおよび312fを活性状態とする。

【0245】第2行の読出制御回路315bは、ライトイネーブル信号WE21、WE22が活性状態となりかつ、読出制御回路315cおよび315dがともにデータ読出を指示していないときに活性化され、対応の読出ゲート312cおよび312dを活性状態とする。

【0246】第1行の読出制御回路315aは、ライトイネーブル信号WE11およびWE12の活性状態になり、かつ、読出制御回路315b、315cおよび315dがデータ読出を指示していないときに活性状態となり、対応の読出ゲート312aおよび312bを活性状 30態とする。

【0247】演算器350の出力はレジスタ選択回路3 50を介して所望のデータバスへ伝達される。いずれの データバスへこの演算器350の出力が伝達されるかは プログラムにより決定される。レジスタ選択回路351 は、EレジスタまたはFレジスタの内容をデコードし、 対応の書込ゲートを活性化するためのライトイネーブル 信号WEを発生するとともに、演算器350からのデー タを対応の書込データバス上に伝達する。演算器350 の出力がいずれの書込データバス上に伝達されるかは実 40 現されるフィルタの構造により決定される。演算器35 0 が乗算器の場合には、この乗算器出力はXレジスタへ 出力されるため、Xレジスタ対応の書込データバスへ伝 達される。この場合、レジスタ選択回路351は、別の 構成が用いられ、EレジスタまたはFレジスタにかかわ りなく、読出制御回路315a~315dの出力に応じ て、データ読出を受けた行に対応するXレジスタヘデー タを伝達する。

【0248】上述の構成において、読出制御回路315 路403の出力も"L"に立下がり、上位の読出制御回 $a\sim315$ dは下位の読出制御回路(行番号の大きい読 50 路を読出可能状態に設定する(インバータ回路405の

36

出制御回路)がデータ読出を行なっていないときにのみライトイネーブル信号に応答して読出ゲートをイネーブル状態とする。それにより、常に優先順位に従ってデータの読出を実行することができるとともに、演算に必要なデータが揃ったときには即座に演算を実行することができる。

【0249】図62は読出制御回路の具体的構成の一例を示す図である。図62(A)において、読出制御回路315は、一方のライトイネーブル信号WEa1をそのS入力に受けるセット・リセット(SR)フリップフロップ401と、他方のライトイネーブル信号WEa2をそのS入力に受けるSRフリップフロップ402と、SRフリップフロップ401および402の出力と、下位側の読出制御回路のインバータ回路の出力を受けるAND回路403の出力を反転して上位の読出制御回路に含まれるAND回路の入力へ与えるインバータ回路405と、AND回路403の出力をS入力に受けるSRフリップフロップ404と、SRフリップフロップ404のQ出力を所定時間遅延させる遅延回路406を含む。

【0250】遅延回路406の出力はフリップフロップ401、402および404のリセット入力Rへ与えられる。またフリップフロップ404のQ出力は対応の読出ゲートへ読出イネーブル信号として与えられる。次に動作についてその動作波形図である図62(B)を参照して説明する。

【0251】下位のインバータ回路の出力が"L"の場合には、下位のレジスタ(行番号の大きいレジスタ)においてデータが揃っており先に下位側において演算が実行されることを示す。したがってこの場合、ライトイネーブル信号WEa1およびWEa2がともに活性状態となり対応のレジスタに有効データが書込まれ、フリップフロップ401および402がセット状態となった場合でもAND回路403の出力は"L"状態にある。

【0252】下位のインバータ回路の出力が"H"に立上がると、この行のレジスタの格納データを用いて演算が実行されるべきことを示す。このとき、AND回路403の出力が"H"に立上がり、インバータ回路405の出力が"L"に立下がる。インバータ回路405の出力が上位のAND回路の入力に与えられている。これにより上位側における演算が禁止される。

【0253】AND回路403の出力が"H"に立上がると、フリップフロップ404のQ出力が"H"へ立上がり、対応の読出ゲートがイネーブル状態となり、レジスタの内容が読出データバスに伝達される。所定時間が経過すると、遅延回路406の出力よりフリップフロップ401、402および404がリセットされ、読出ゲートはディスエーブル状態とされるとともに、AND回路403の出力も"L"に立下がり、上位の読出制御回路を読出可能状態に設定する(インバータ回路405の

出力が"H"となる)。この図62に示す構成におい て、フリップフロップ404はAND回路403の "H"の信号をセット入力Sに受けているときにリセッ ト入力Rに"H"の信号を受けてリセット状態とされ る。この構成は、セット状態にする駆動トランジスタよ りもリセット状態に設定するトランジスタの方の駆動能 力を大きく設定することにより実現される。すなわち、

セット能力よりもリセット能力の方が大きくされる。

【0254】この構成において、一方のレジスタが定数 データを格納する場合には、フリップフロップ401ま たは402のQ出力を常時"H"状態に設定する必要が ある。この構成は、定数データを格納するレジスタに対 応するフリップフロップのリセット入力Rに対しては、 遅延回路406の出力が伝達されないようにプログラム により固定する。すなわち、遅延回路406とフリップ フロップ401または402との間にスイッチ回路を設 けておき、このスイッチ回路の導通/遮断を定数値であ るか否かを示すプログラムにより決定する。

【0255】上述の構成により、優先順位を乱すことな く必要なデータが揃ったときに演算を実行することが可 20 能となる。ここで、乗算操作と加算シフト複合演算操作 とでは、加算およびシフト演算操作が優先される。この 場合、加算シフト演算操作に利用されるレジスタに対す る読出制御回路の出力を、乗算回路に利用されるデータ を格納するレジスタに設けられる読出制御回路の活性/ 不活性を指定する信号として利用すればよい(すなわち AND回路403の入力へ与えればよい)。

【0256】[システム構成例] これまで述べてきたフ ィルタ装置においては、レジスタファイル内において必 要なデータが揃ったときに演算処理が実行される。この 30 ようなデータ処理方式は「データ駆動方式」と呼ばれ る。

【0257】一方において、データ処理システムにおけ る処理能力を増大させるための一手法として、並列処理 能力を有するデータ駆動型処理装置が知られている。デ ータ駆動型処理装置においては、「ある処理に必要なデ ータがすべて揃い、かつその処理に必要な演算装置など の資源が割当てられたときにその処理を実行する」とい う規則に従って処理が進行する。

【0258】データ駆動型処理装置およびデータ駆動型 フィルタ装置はともに「データ駆動方式」に従って処理 を実行する。両装置を組合せて1つの情報処理装置を構 築した場合、すべての処理を「データ駆動方式」に従っ て実行するデータ駆動型情報処理装置が実現される。

【0259】このようなデータ駆動型情報処理装置を用 いれば、たとえば高速フーリエ変換(FFT)処理を含 む画像データ処理などのようなフィルタ処理を含む複雑 なプログラムであっても高速かつ効率的に実行すること が可能となる。高速フーリエ変換(FFT)は基本構成 要素がバタフライ演算要素であり、このバタフライ演算

要素は、遅延素子と加算素子とを基本構成要素として含 む。したがってこのようなバタフライ演算要素はfir 命令で記述することができるため、高速フーリエ変換処 理を、fir命令の組合せにより実行することができる からである。以下に、このデータ駆動型フィルタ装置と データ駆動型処理装置を組合せる構成について説明す る。

【0260】図1はこの発明の一実施例によるデータ駆 動型情報処理装置の全体の構成を概略的に示す図であ る。図1において、データ駆動型情報処理装置500 は、データ駆動型フィルタ装置部分510と、データ駆 動型プロセッサ部分550とを含む。

【0261】データ駆動型フィルタ装置部分510は、 複数の乗算器1 a ~ 1 n を含む第1の演算器群40と、 複数の加算およびシフト演算器2a~2mを含む第2の 演算器群50と、第1および第2の演算器群40および 50とのデータの授受を行なうレジスタファイル10を 含む。図1に示すデータ駆動型フィルタ装置部分510 は、図2に示すフィルタ装置と実質的に同様の構成を備 える。レジスタファイル10は図3に示すものと同様の 構成を備える(この構成については後に再度説明す る)。

【0262】データ駆動型プロセッサ部分550は、外 部から与えられるデータパケットを受け内部データパケ ットを生成する入力部556と、実行されるべきプログ ラムの命令をプログラムのノードに対応して格納するプ ログラムメモリおよびこの入力データが発火状態にある か否かに関する情報を記憶する待ち合わせメモリを含む プログラム/待ち合わせメモリ部552と、プログラム /待ち合わせメモリ部552からの発火演算データに対 し演算を実行する演算部554と、プログラム/待ち合 わせメモリ部552からのメモリアクセス要求命令に従 って、データメモリ570ヘアクセスするメモリインタ ーフェース (メモリI/F) 560と、プログラム/待 ち合わせメモリ部552から出力されるデータパケット を受け装置外部へ出力するための外部データパケットを 生成する出力部558を含む。

【0263】データ駆動型プロセッサにおいては、一般 にデータはパケットの形態で伝播される。このパケット は命令と、入力データが到達すべき行先(プログラムノ ード)を示すノード番号と、発火検出のための入力デー タの組みを識別するための世代番号などの情報を含む。 ある処理に必要とされるデータがすべてそろった状態を 「発火」と称する。この発火検出の際に、ある処理に対 しては1組の入力データしか許さないものは静的データ 駆動方式と呼び、一方、2組以上の入力データの組みを 許すものが動的データ駆動方式と呼ばれる。プログラム /待ち合わせメモリ部552は、命令コードと次の命令 フェッチに必要となる行先情報(ノード特定番号)両者 50 の付替を行なう機能と、ある処理に必要なデータが揃っ

40

たこと(発火)の検出を行なう機能とを備える。

【0264】この命令コードおよびノード番号の付替の ための情報はプログラムメモリ部に格納され、発火検出 に必要な情報は待ち合わせメモリに格納される。このプ ログラム/待ち合わせメモリ部552において発火が検 出されたデータはその行先に従って演算部554、メモ リインターフェース560またはフィルタ装置510内 のレジスタファイル10へ伝達される。処理が必要とさ れないデータは出力部558を介して装置外部へ出力さ れる。次に簡単に動作について説明する。

【0265】入力部556からの入力データパケット は、プログラム/待ち合わせメモリ部552へ与えられ る。このプログラム/待ち合わせメモリ部552におい て、プログラムメモリから対応の命令が読出され、この 命令の実行の可能/不可能が待ち合わせメモリに格納さ れたデータにより判別される。実行可能となったとき

(発火状態となったとき)、その命令がフィルタ操作実 行命令の場合にはフィルタ装置510のレジスタファイ ル10へ伝達され、それ以外の命令の場合には、演算部 5 5 4 へ伝達され数値演算/論理演算が実行されるかま たはメモリインターフェース部560へ与えられてデー タメモリ570に対するデータの書込/読出が実行され るかまたはさらに出力部558を介してこのプロセッサ 550の外部へ送出される。

【0266】データ駆動型フィルタ装置510内で処理 されるデータは入力データが与えられた場合、このフィ ルタ装置510内でフィルタ処理され、結果データのみ が再びプログラム/待ち合わせメモリ部552へ伝達さ れる。一方プロセッサ550内で処理されるデータは、 プログラム/待ち合わせメモリ部552、演算部55 4、メモリインターフェース560の間を伝達されるこ とにより発火の有無に従って処理が進行する。フィルタ 装置510で実行されるべき命令はこのプログラム/待 ち合わせメモリ部552において無条件で発火状態とさ れ、発火パケットが生成されレジスタファイル10へ伝 達される。次に各部の構成の詳細について順次説明す

【0267】図63は図1に示すプログラム/待ち合わ せメモリ部の概略構成を示す図である。図63におい て、プログラム/待ち合わせメモリ部552は、図1に 示す入力部556、メモリインターフェース(I/F) 560、フィルタ装置550、および演算部554から のデータパケットの合流を行なうための合流器580 と、データの流れの揺らぎを吸収するためのキューバッ ファ582と、キューバッファ582からのデータに対 し、命令コードおよびノード特定番号の付替および発火 検出を行なうためのプログラム機能付発火制御部(FC P部) 584と、FCP部584からのデータをフィル タ装置510または分岐器588へ分岐させるための分 岐器586と、分岐器586からのデータパケットを演 50 およびその命令実行後に到達すべきノード番号とが読出

40

算部554、出力部558およびメモリインターフェー ス560へ分岐させるための分岐器588を含む。合流 器580は、4入力1出力の合流器であり、その出力に 空きが生じていることを条件としてその入力に与えられ たデータを出力する。

【0268】分岐器586および588は、データパケ ットに含まれる行先ノード特定番号に従って与えられた データの振り分けを実行する。

【0269】図64は図63に示す合流器へ与えられる 10 データパケットのフォーマットを示す図である。図64 において、データパケットは、ワードの先頭位置を示す ワード識別フラグH/Tと、外部制御系へ転送されるべ きデータであることを示す外部制御系転送フラグCTL をその先頭ビット位置に含む。データパケットはさら に、命令コードOPCと、この命令の内容を示すフラグ FLAGを含む。このフラグFLAGは、命令がメモリ アクセス命令であるか否か、フィルタ操作命令であるか 否か、およびこのデータ駆動型プロセッサ内の演算部5 54で実行される命令であるかなどを示すフラグを含 む。すなわちこのフラグFLAGは複数ビットである。 フラグFLAGはさらに、命令コードOPCが示す命令 が2項演算命令であるか単項演算命令であるかを示すフ ラグをも含む。

【0270】データパケットはさらに、このデータパケ ットの行先を示す行先データを格納する行先フィールド と、このデータの組を識別するための世代番号を格納す る世代フィールドと、データが格納されるオペランドフ ィールドとを含む。行先フィールドは、このデータパケ ットがノードの右側ノードへ与えられるか左側ノードへ 30 与えられるかの2入力ノードの左右識別を示すフラグL /Rと、このプロセッサ内で実行されるプログラムのノ ード特定番号を示すノード番号ND#およびマルチプロ セッサシステムにおけるプロセッサを特定するためのプ ロセッサ番号PE#を含む。世代フィールドは世代番号 GE#を含む。この世代番号GE#は、プロセッサとし て動的データ駆動型プロセッサを想定してるいために用 いられる。待ち合わせ時において行先が同一でありかつ 世代番号が同じデータが揃ったときに発火と判定され

【0271】オペランドフィールドはオペランドデータ 40 DATAを含む。このオペランドデータは被処理データ

【0272】図63に示す構成においては、まず合流器 580においてデータパケットが合流されてキューバッ ファ582へ与えられた後、順次このデータパケットが FCP部584~与えられる。FCP部584において は、行先フィールドのノード番号ND#と世代番号GE #とから構成されるハッシュアドレスをプログラムメモ リおよび待ち合わせメモリのアドレスとして対応の命令 され、次に実行されるべき命令が確定される。

【0273】この次に実行される命令が待ち合わせメモ リ部において待ち合わせが完了したと判断され実行可能 とされた場合には、この命令は分岐器586によりフィ ルタ装置510ヘ与えられるか分岐器588を介して演 算部554またはメモリインターフェース560または 出力部558へ伝達される。発火条件については後に詳 細に説明するが、フィルタ装置510へ与えられて実行 されるべき命令の場合には無条件で発火状態とされ、そ のノード番号とともに新たな命令コード(フィルタ操作 10 命令)がデータパケットに付され、フィルタ装置510 へ与えられる。このフィルタ装置で実行される命令がで あるか演算部554で実行される命令であるかまたはメ モリインターフェースもしくは出力部へ伝達される命令 であるかは命令フィールドに含まれるフラグFLAGを 見ることにより判別される。

【0274】フィルタ装置ではこの命令フィールドに含 まれる命令コードOPCをデコードし(フィルタ操作は 関数呼出の形で実現される)、この命令コードが指定す るフィルタ演算に対応するプログラムを図3に示すプロ 20 グラムメモリPMからシーケンスコントローラSCが読 出してレジスタファイルにセットし、この命令に従った フィルタ操作が順次実行される。

【0275】図65は図63に示すFCP部のより詳細 な構成を示す図である。図65において、FCP部58 4は、たとえば連想メモリを用いて構成されるFCPメ モリ600と、6段のマイクロパイプラインを構成する ように配置された制御ロジックを含む。FCPメモリ6 00は、入力データパケットに含まれる行先ノードに対 する命令コードと、そのノードの演算結果が伝達される 行先ノード番号を格納するPSフィールド(プログラム メモリ) 620と、PSフィールド620から読出され た命令が発火するか否かを示す情報を格納するFCフィ ールド(待ち合わせメモリ)622を含む。

【0276】図66および図67にそれぞれPSフィー ルドおよびFCフィールドの1エントリのデータの構成 を示す。図66を参照して、PS(プログラム記憶)フ ィールドは、命令フィールドと行先フィールドを含む。 命令フィールドは、命令コードOPCと、この命令コー ドOPCの命令内容を識別するフラグFLAGを含む。 フラグFLAGは、入力データパケット(図64参照) において示すフラグFLAGと同様であり、命令コード OPCが示す演算が2項演算命令、単項演算命令、メモ リアクセス命令、およびフィルタ演算命令のいずれであ るかを示す。

【0277】この命令コードOPCによる命令の実行後 の演算結果が伝達される行先情報は最大2個格納するこ とかできる。第1の行先ノードおよび第2の行先ノード #1および#2はそれぞれ2入力ノードの左右識別フラ グレ/Rとノード番号ND#およびプロセッサ番号PE 50 実行される。前述のごとく、PSフィールドから読出さ

42

#を含む。行先ノードが2つ存在する場合には、出力時 において出力データのコピーを行なうことを示すフラグ CPYが"1"となる。

【0278】図67を参照して、FC (発火制御)フィ ールドは、相手方のデータを待ち合わす状態にある待ち 合わせオペランドDATA/CONSTと、待ち合わせ 状態にある世代を示す待ち合わせ世代フィールドと、各 種の制御フラグを含む。待ち合わせオペランドはオペラ ンドデータDATAの場合および定数CONSTの場合 がある。待ち合わせ世代フィールドは、世代番号GE# を格納する。フラグ領域には、このFCフィールドにお いて待ち合わせ状態となっているデータが有効であるか 否かを示す有効フラグVLDと、行先が2つ存在する場 合にコピーすべきことを示すコピーフラグCPYを含

【0279】発火/非発火の判別には、有効フラグVL Dが "1" であることを条件として待ち合わせ世代番号 GE#の比較が行なわれる。世代番号GE#が一致した 場合には発火パケットの生成が行なわれる。すなわち世 代番号が一致した場合にはこのFCフィールドの待ち合 わせオペランドと入力データパケットのオペランドデー タがPSフィールドの命令コードOPCに従って演算実 行される。

【0280】命令コードOPCがフィルタ装置510に おける演算操作を示す場合には、フラグFLAGがフィ ルタ操作を示す。この場合には、待ち合わせデータは存 在しないため、無条件で発火状態とされ、オペランドデ ータDATA (入力データパケットに含まれるデータ) とこのPSフィールドから読出された命令および行先ノ ード番号から出力データパケットが生成されてフィルタ 装置510~分岐器586を介して伝達される(図63 参照)。

【0281】次に再び図65へ戻って、FCP部584 は、キューバッファ582から与えられた命令が実行命 令 (FCPメモリ600に対するロード/ダンプ命令以 外の命令) であるか否かの識別を行なう命令識別部60 2と、命令識別部602から与えられるデータパケット に含まれるノード番号ND#および世代番号GE#をハ ッシュアドレスとしてFCPメモリ600をアクセスす るアドレスデコーダ604と、アドレスデコーダ604 によりアドレス指定されたフィールド(PSフィールド およびFCフィールド)を読出す命令フェッチ部606 と、命令フェッチ部606により読出された命令の種類 を識別する第2の命令識別部608と、命令識別部60 8の識別結果に従ってこのデータパケットの発火/非発 火を判定する発火判定部610と、発火判定部610の 判定結果に従ってパケットを生成する出力パケット生成 部612を含む。次に動作について説明する。

【0282】まずこのFCP部においては以下の動作が

30

れた命令の演算結果が伝達されるべきノードが2つある 場合には、対応のFCフィールドのフラグCPYが "1"となる。

【0283】また片側の入力が定数データであるオペラ ンドに対しては同一アドレスのFCフィールドに定数デ ータ (CONST) が書込まれかつ定数フラグCST (図67において示す)に"1"が書込まれる。この定 数データと対をなすオペランドが入力された場合無条件 に発火パケットが生成される。

【0284】また原則として、定数データを持たない2 項演算は、左右オペランドのうち先に入力されたオペラ ンドの内容がFCフィールドの待ち合わせオペランド (DATA) に書込まれ、待ち合わせ状態にある有効デ ータであることを示すフラグVLPが"1"とされる。 またこのとき世代番号GE#が書込まれる。後から入力 されたオペランドは、有効フラグVLDが"1"である ことを条件としてその2つのオペランドの内容を参照 し、世代番号GE#が一致した場合に発火パケットを生 成し、かつ待ち合わせ状態のオペランドが消費されたこ とを示すために有効性フラグVLDを"0"とする。世 20 代番号GE#が不一致の場合、すなわちハッシュ衝突の 場合には、このデータは対を構成しないため、図63に おいてループを構成するパイプライン(このプロセッサ は内部演算はマイクロパイプラインを構成している)上 に伝達され、この待ち合わせメモリ622において空き 領域が生じるのを待つ。

【0285】さらに、命令フィールドの命令コードOP Cがフィルタ操作演算の場合には、FCフィールドにお ける内容を参照することなく無条件で発火状態とされ、 発火パケットの生成が実行される。次にプログラム実行 30 時におけるFCP部の動作について説明する。

【0286】命令識別部602は、キューバッファ58 2から与えられたデータパケットに含まれる命令コード OPCのデコードを実行する。この命令コードのデコー ドは実行命令であるか外部制御命令であるか、FCPメ モリに対するロード/ダンプ命令であるかの判別が実行 される。実行命令であると判別された場合には、続いて 直前のデータパケットに含まれるオペランドと同一アド レスをアクセスするオペランドであるか否かの判定が実 行される(ノード番号ND#および世代番号GE#を利 用する)。同一アドレス(FCPメモリ600のアドレ ス)を連続してアクセスするオペランドの場合には、こ のFCPメモリ600へのアクセスのオーバヘッドを回 避するために、メモリアクセスは実行されない。それに 代えて、出力パケット生成部612においてオペランド の対である発火パケットを生成する(この発火パケット の生成手法は事前発火と呼ぶ)。

【0287】アドレスデコーダ604は、次の命令のフ エッチのために、この命令識別部602から与えられた データパケットに含まれるノード番号ND#および世代 50 フィルタ装置510を利用するフィルタ演算命令の場合

番号GE #をハッシュアドレスとしてアドレスデコード を実行し、FCPメモリのアドレスを生成する。ここ で、ハッシュアドレスとは、適当な関数(ハッシュ関 数)をhとし、FCPメモリ600のアドレスをAとす ると.

A = h (ND#, DE#) で与えられる。

[0288]

h (NDi #, GEi #) = h (NDj #, GEj #)の場合、異なる世代番号であってもFCPメモリの同一 アドレスAを指定している場合が生じる。この現象はハ ッシュ衝突と呼ばれる。ハッシュ関数 h () はできる だけ衝突が少なくなるように定義される。ハッシュ関数 には様々なものが利用されているが、キーデータ(ノー ド番号および世代番号)を適当な桁数で分割し、各分割 された値を加算する方法(畳み込み方法)がある。この 他に、キーを2乗してから中位のビット列を切出す方法 がある。この2乗の代わりに割算を用いる場合もある。

【0289】上述のハッシュ演算を実行することによ り、FCPメモリ600における内容の検索を高速で実 行することができる。

【0290】命令フェッチ部606は、このアドレスデ コーダ604が生成したアドレスに従ってFCPメモリ 600のPSフィールドおよびFCフィールドを参照す る。すなわち、FCPメモリ600におけるPSフィー ルド620から命令およびこの命令実行後の行先情報を 読出し、またFCフィールド622から片側のオペラン ドがこのFCPメモリ600のFCフィールド620に おいて待ち合わせを行なっているか(有効フラグVLD を利用) などの情報を読出す。

【0291】第2の命令識別部608は、PSフィール ド620から読出された命令コードOPCの演算内容を 識別する。すなわち、図63に示すフィルタ装置510 を利用する演算であるが、演算部554を利用する演算 であるか、メモリインターフェースを介してのデータメ モリへのアクセス命令であるかデータを出力する命令で あるかの識別が実行される。

【0292】フィルタ装置510を利用する命令の場 合、フラグFLAGにおけるフィルタ演算操作命令を示 すフラグに"1"が書込まれている。この場合には、無 条件で発火状態とされる。

【0293】演算部554における演算については、単 項演算であるか2項演算であるかの識別が実行される。 2項演算においてはさらに、定数演算命令であるか、事 前発火(命令識別部602において実行された)である かおよび2変数演算であるかの識別が実行される。

【0294】発火判定部610はこの命令識別部608 における命令識別結果に従って発火/非発火を判定す る。単項演算命令、定数演算命令、事前発火命令および には無条件で発火と判定される。

【0295】発火判定部610は、また、FCフィールドの内容を参照し、有効フラグVLDが"1"であるか否かを判定し、これにより対をなすオペランドがFCPメモリ600の待ち合わせ領域(FCフィールド)で待っているかを判定するとともにさらに世代番号GE#の一致/不一致の判定を行なう。

【0296】2項演算命令において発火対象となるオペランドが待っていないオペランド(FCフィールドにおける有効フラグVLDが"0")のオペランドについて 10はFCフィールドへの書込を示すためのフラグが発火判定部610において生成される。発火判定部610は、さらに、FCPメモリ600に対する書込アドレス(ハッシュアドレス)は一致し、有効フラグVLDも"1"であるものの世代番号GE#が不一致のオペランドについてはハッシュ衝突と判定し該判定結果を示すフラグを生成する。

【0297】出力パケット生成部612は、この発火判定部601の判定結果に従って出力パケットを生成する。すなわち、発火と判定されたオペランドに対しては、PSフィールド602から読出された命令コードOPCおよびフラグFLAGおよび行先情報(ノード番号ND#およびプロセッサ番号PE#および2入力識別フラグL/R)で置き換え、かつFCフィールド622から読出された待ち合わせオペランドおよびフラグを追加して発火パケットを生成するとともに対応のFCフィールドの無効化(有効フラグVLDを"0")をする。

【0298】出力パケット生成部612は、また、無条件発火のデータパケットに対しては、FCフィールド622における変更を行なうことなくPSフィールド620およびFCフィールド622から読出された情報に従ってデータパケットを生成する。

【0299】出力パケット生成部612は、また、無効 演算命令において発火対象のオペランドが待ち合わせを 行なっていない場合には、このデータパケットに含まれ るオペランドデータおよび世代番号GE#をFCフィー ルドへ書込み、かつ有効フラグVLDに対し"1"を書 込み、発火対象となるオペランドデータを待ち合わせる 状態とする。

【0300】出力パケット生成部612は、ハッシュ衝 40 突時においては、PSフィールドおよびFCフィールド620および622からの情報によるデータパケットの変更を行なうことなくそのまま放出する。

【0301】このFCP部584により生成されたデータパケットは分岐器586(図63)および分岐器588(図63参照)を介して対応の部分へ伝達される。ハッシュ衝突を生じたオペランドデータは、図63に示す構成において分岐器586、分岐器588、および演算部554、合流器580を介してキューバッファ582へ与えられる。このループを待ち合わせメモリ領域に空50

46

きが存在するまで巡回する。このとき演算部554においては演算は実行されない(有効フラグVLDの"0" および"1"により演算実行の可否が識別される)。

【0302】このようなデータ駆動型プロセッサにおいてフィルタ演算命令が実行される場合には、発火判定部610において無条件発火と判定され、出力パケット生成部612において発火パケットが生成され、分岐器586を介してフィルタ装置510へ与えられる。フィルタ装置510はこの分岐器586から与えられたデータパケットに含まれる命令コードOPCに従って、実行されるべきプログラム命令群を選択し所望のフィルタ演算を実行し、該実行結果をこの与えられたデータパケットのオペランドデータ領域に書込み再び合流器580へ伝達する。次にこのフィルタ装置510の構成および動作について説明する。

【0303】図68は、フィルタ装置の構成およびこの フィルタ装置に対する入出力データパケットの構成を示 す図である。図68に示すフィルタ装置510は、本質 的に図2および図3に示すフィルタ装置と同じ構成を備 える。すなわち、フィルタ装置510は、オペランドデ ータを受ける入力部710と、レジスタファイル714 と、乗算器および加算シフト複合演算器を含む演算器群 716と、データを出力する出力部718と、演算操作 を制御するプログラムコントロール部700と、このプ ログラムコントロール部700からのプログラムに従っ てレジスタファイル714のデータの入出力を制御する 書込/読出制御部712を含む。この入力部710、書 込/読出制御部712、レジスタファイル714、出力 部718および演算器群716の動作は先に図2ないし 図62を参照して説明したフィルタ装置のそれと同様で ある。

【0304】プログラムコントロール部700は、与えられたデータパケットの命令コードをデコードする命令デコーダ752と、命令デコーダ752が特定するフィルタ演算に従って、プログラムメモリ756から対応のプログラム命令群を読出し、該命令の実行を制御するシーケンスコントローラ754を含む。プログラムメモリ756は、その記憶内容が外部からプログラム可能であり、アプリケーションに従ってそのフィルタ演算内容がプログラムされる。この場合、図1に示すデータメモリへのアクセスと同様、プログラムメモリ756へもデータ駆動型プロセッサからの命令に従ってアクセス可能とされ、必要なフィルタ演算命令がプログラムメモリ756に格納される構成が利用されてもよい。

【0305】命令デコーダ752は命令コードOPCをデコードし、実行されるベきフィルタ演算を特定するが、この命令デコーダ752はまたシーケンスコントローラ754内に含まれてもよい。命令デコーダ752は、レジスタファイル714に設定されたフィルタ演算が内容と現在与えられた命令コードが示すフィルタ演算が

30

同じ場合、その旨をシーケンスコントローラ754へ知らせる。シーケンスコントローラ754はこのとき、プログラムメモリ756へはアクセスせず入力データの書込および出力データの出力を実行する。 次に簡単に動作について説明する。

【0306】データ駆動型プロセッサからフィルタ演算を実行すべきデータパケットが与えられると、このデータパケットのうち命令コードOPC#1が命令デコーダ752か命令コードOPC#1をデコードし、フィルタ演算FIRFUNC4が指定されたと判定された状態を想定する。このフィルタ演算FIRFUNC4は、前述の4次のFIR命令であるとする。このときシーケンスコントローラ754はプログラムメモリ756から先に説明したような4次のFIR命令(fir命令群)を読出し、書込/読出制御部712を介して必要なデータをレジスタファイル714に設定する。

【0307】この設定の後、データパケットに含まれたオペランドデータDATA(入力データin)が入力部710および書込/読出制御部712を介してレジスタファイル714~与えられ指定された4次のFIR演算が実行される。この実行結果は出力部718を介して出力される。出力部718から出力されるデータパケット

48

は命令コードおよび行先情報は入力データパケットのそれと同じであるが、オペランドデータが出力データDATA(out)に変更される。この出力データパケットは図63に示す合流器580〜与えられる。

【0308】ここで図68においては、データパケットがそれぞれ命令デコーダおよび入力部へ与えられる構成が示されている。データバスと命令バスとを分離することにより、これは実現されるが、入出力インターフェース回路が設けられ、入力インターフェース部において命令コードおよびオペランドデータの振り分けが実行され、また出力インターフェース部において、このデータパケットにおけるオペランドデータの書込が実行され、最終的な出力データパケットが生成される構成が利用されてもよい。

【0309】ここで、図68において、フラグF・FL AGがフィルタ演算命令であることを示すフラグであ る。

【0310】データ駆動型フィルタ装置とデータ駆動型 プロセッサとを組合せたプログラムの例を以下に示す。 このプログラムはC言語で記述される。

[0311]

【数1】

【0312】このプログラム例においては、OFFSETに値5が定義され、次いでmain関数の読出が行なわれ、このmain関数に従って処理が実行される。まず引数(パラメータ)in,outおよびaがその型とともに定義され、次いで配列領域が確保される。ここでは配列は固定的に10個準備される。次いで関数呼出の形式でフィルタ演算が読出される。このフィルタ演算はFIRFUNC4(in,out)である。この命令が指定された場合には、フィルタ演算がフィルタ装置部において実行される。

【0313】次に演算a=out*OFFSET+aの演算が実行される。この演算はデータ駆動型プロセッサの演算部554(図63参照)で実行される。この実行結果aは配列bの第5番目に書込まれる。この配列bは図63に示すデータメモリにその領域が確保されており、このデータメモリへのアクセスによりデータの書込が実行される。

【0314】このプログラムを実行した場合、まず図63における合流器580およびキューバッファ582を介してFCP部584へ入力データが与えられる。FC

P部584においては、その行先情報に従ってフィルタ 演算命令FIRFUNC4 (in, out)が読出され る。この命令はフィルタ演算命令であるため無条件発火 とされ、図63に示す分岐器586を介してフィルタ装置510へ与えられる。このフィルタ装置510へはフィルタ演算命令FIRFUNC4 (in, out)とと もにオペランドデータが与えられる。したがってフィル タ演算が施されるべき入力データはすべてフィルタ装置 510へ送出され、そこで指定されたフィルタ演算が実 行される。

【0315】この演算結果は、再びデータパケットの形態で図63に示す合流器580およびキューバッファ582を介してFCP部584へ伝達される。FCP部584においては、この与えられたデータパケットの行先情報から演算命令を読出し、乗算out*OFFSETを実行するとともにデータメモリ570へアクセスし、配列bの5番目b[5]のデータを読出し、加算し、この加算結果を再び配列bの5番目に書込む。この一連の演算はデータ駆動型プロセッサにおける演算であり、フィルタ装置におけるフィルタ演算と独立に図63に示す

演算部554において実行される。配列bの5番目にaを書込む演算命令はメモリインターフェース560を介してデータメモリヘアクセスすることにより実行される。

【0316】上述の一連の動作により、その内容にフィルタ演算処理を含む複雑なプログラムであってもデータ駆動方式に従ってすべての演算命令を実行することができ、効率的かつ高速で複雑なプログラムであっても実行することが可能となる。

【0317】なお上記実施例においては、データ駆動型 10 プロセッサとしては上述の構成に限定されず、データ駆動方式に従って処理を実行するものであれば任意の構造 のプロセッサを利用することができる。

【0318】 [処理性能] 本発明によるデータ駆動型情報処理装置を用いた場合、従来のデータ駆動型プロセサのみを用いるフィルタ処理と比べて、IIRフィルタ処理を実現する場合には45ないし60倍の処理速度が得られる。同様にデータ駆動型プロセサのみを用いてFIRフィルタ処理を実現する場合の構成と比べて5ないし10倍の処理速度を得ることができる。

【0319】また専用LSIを用いるフィルタ装置と比べて、タップ数を自由に設定することができる(レジスタファイルにおけるエントリーの数の増減はプログラムにより容易に実行することができる)。このため、フィルタ装置を処理用途に応じて任意にその構成を設定することができ、いずれの用途においても容易に対応することが可能となる。

【0320】さらに、上述の実施例においては、IIR フィルタおよびFIRフィルタそれぞれを個別に構成し ているが、両者を組合わせる結合型フィルタをも容易に 30 構成することが可能となる。

【0321】また、データ駆動型フィルタ装置とデータ駆動型プロセッサとを組合せて利用するため、たとえば高速フーリエ変換を含む画像データ処理などのようなフィルタ処理を含む複雑なアプリケーションにも容易に対処することができる。またこのときデータ駆動型フィルタ装置およびデータ駆動型プロセッサともにデータ駆動方式で処理を実行しているため、必要とされるプログラムの形式が同じであり、異なる形式のプログラムを用いる必要がなく、装置間の整合性がよく、またプログラムを作成が容易となる。

[0322]

【発明の効果】以上のように、この発明によれば、データ駆動方式に従ってフィルタ操作を実行するデータ駆動型フィルタ装置と、データ駆動方式に従って演算命令を実行するデータ駆動型プロセッサを組合せてデータ駆動型情報処理装置を構成したため、フィルタ操作をその内容に含む複雑なアプリケーションであっても容易に対応することが可能となる。またそのときデータ駆動型フィルタ装置が実行するフィルタ操作がプログラム可能であ

52

るため、任意のフィルタ操作を容易に実現することが可能となり、種々のアプリケーションに対して柔軟に対処することのできるデータ駆動型情報処理を得ることができる。

【0323】さらに、データ、定数および初期値が単一 代入単一読出のルールで書込/読出が行なわれる複数の レジスタを有するレジスタファイルと、乗算器と加算シ フト複合演算器とを有する演算器群とでフィルタ装置を 構成したため、FIRフィルタ処理およびIIRフィル タ処理における基本フィルタ演算を最小命令単位として 表現することができ、フィルタ装置においては、フィル タ処理にのみ関連する命令を用いてフィルタ処理を実行 することができ、高速でフィルタ処理を実行することが 可能となる。

【0324】また、レジスタファイルのエントリー数は タップ数に対応するため、このエントリー数はプログラ ムにより設定可能であり、さらに任意の構成のフィルタ を容易に実現することが可能となる。

【図面の簡単な説明】

20 【図1】この発明の一実施例であるデータ駆動型情報処理装置の構成を示す図である。

【図2】この発明に従うデータ駆動型フィルタ装置の全体の構成を概略的に示すプロック図である。

【図3】図2に示すレジスタファイルの概略構成を示す 図である。

【図4】iir命令におけるレジスタファイル内のレジスタ間の接続およびレジスタファイル内のレジスタの構成を示す図である。

【図5】 fir命令におけるレジスタファイル内のレジ スタ間の接続およびレジスタファイルの構成を示す図で ある。

【図6】iir命令およびfir命令両者兼用時におけるレジスタファイルの接続構成およびレジスタファイルの構成を示す図である。

【図7】iir命令の記述形式およびその内部構造を示す図である。

【図8】 fir命令の記述形式およびその内部構造を示す図である。

【図9】2次のIIRフィルタの構成と本発明におけるiir命令への分解手順を示す図である。

【図10】図9に示す2次のIIRフィルタをiir命 令で記述した際のフローグラフを示す図である。

【図11】図10に示すフローグラフをテキスト形式で 記述した際のプログラムコーディングを示す図である。

【図12】図9に示すフィルタ処理を実現する際の初期 状態におけるレジスタファイルの各レジスタの格納デー タの状態および演算器との接続構成を示す図である。

【図13】 IIRフィルタ処理実行時における実行サイクル1におけるレジスタファイル内の各レジスタの格納 データおよびそのときのデジタルフィルタにおけるデー

タの分布を示す図である。

【図14】 I I Rフィルタ処理実行時における第2実行 サイクルにおける各レジスタの格納データおよびそのと きのデジタルフィルタのデータの分布を示す図である。

【図15】 I I Rフィルタ処理実行時における第3実行 サイクルにおける各レジスタの格納データおよびそのと きのデジタルフィルタのデータの分布を示す図である。

【図16】 I I Rフィルタ処理実行時における第4実行 サイクルにおける各レジスタの格納データおよびそのと きのデジタルフィルタのデータの分布を示す図である。

【図17】 I I Rフィルタ処理実行時における第5実行 サイクルの動作を詳細に示す図である。

【図18】 IIRフィルタ処理実行時における第5実行 サイクルの詳細な動作およびこのサイクル完了時におけ る各レジスタの格納データおよびそのときのデジタルフ ィルタにおけるデータの分布を示す図である。

【図19】 I I Rフィルタ処理実行時における第6実行 サイクル時の各レジスタの格納データおよびそのときの デジタルフィルタにおけるデータの分布を示す図であ

【図20】 I I Rフィルタ処理実行時における第7実行 サイクル時の各レジスタの格納データおよびそのときの デジタルフィルタにおけるデータの分布を示す図であ

【図21】 I I R フィルタ処理実行時における第8実行 サイクル時の各レジスタの格納データおよびそのときの デジタルフィルタにおけるデータの分布を示す図であ

【図22】 I I Rフィルタ処理実行時における第9実行 サイクル時の各レジスタの格納データを示す図である。 【図23】 [[Rフィルタ処理実行時における第10 実 行サイクル時の各レジスタの格納データを示す図であ る。

【図24】 IIRフィルタ処理実行時における第11実 行サイクル時の各レジスタの格納データを示す図であ

【図25】 IIRフィルタ処理実行時における第12実 行サイクル時の各レジスタの格納データを示す図であ

【図26】 IIRフィルタ処理実行時における第13実 40 行サイクル時の各レジスタの格納データを示す図であ

【図27】 I I Rフィルタ処理実行時における第14実 行サイクル時の各レジスタの格納データを示す図であ

【図28】 I I Rフィルタ処理実行時における第15お よび16実行サイクル時の各レジスタの格納データを示 す図である。

【図29】IIRフィルタ処理実行時の第2ないし第1 6動作サイクル時における各演算器の稼動状態を示す図 50

である。

【図30】複数の演算器を用いたIIRフィルタ処理実 行時における各レジスタの格納データおよびそのときの デジタルフィルタにおけるデータの分布を示す図であ

54

【図31】複数の演算器を用いてIIRフィルタ処理を 実行する際の第1実行動作サイクル時における各レジス タの格納データおよびそのときのデジタルフィルタ内の データの分布を示す図である。

【図32】複数の演算器を用いてIIRフィルタ処理を 10 実行する際の第2実行サイクル時の格納データおよびそ のときのデジタルフィルタ内のデータの分布を示す図で ある。

【図33】複数の演算器を用いてIIRフィルタ処理を 実行する際の第3の動作サイクル時における各レジスタ の格納データおよびそのときのデジタルフィルタ内のデ ータの分布を示す図である。

【図34】複数の演算器を用いてIIRフィルタ処理を 実行する際の乗算操作完了時における各レジスタの格納 20 データおよびそのときのデジタルフィルタ内のデータの 分布を示す図である。

【図35】複数の演算器を用いてIIRフィルタ処理を 実行する際の第3の動作サイクル時における各レジスタ の格納データおよびそのときのデジタルフィルタ内のデ ータの分布を示す図である。

【図36】複数の演算器を用いてIIRフィルタ処理を 実行する際の第4の動作サイクル時における各レジスタ の格納データおよびそのときのデジタルフィルタ内のデ ータの分布を示す図である。

【図37】複数の演算器を用いてIIRフィルタ処理を 30 実行した際の各動作サイクル時における演算器の稼動状 況を示す図である。

【図38】4次のFIRフィルタの構成およびfir命 令への分解手順を示す図である。

【図39】図38に示す4次のFIRフィルタをfiェ 命令で記述する際のフローグラフを示す図である。

【図40】図39に示すフローグラフをテキスト形式で 記述した際のプログラムコーディングを示す図である。

【図41】FIRフィルタ処理実行時における初期状態 の各レジスタ格納データおよび演算器との接続関係とそ のときのデジタルフィルタ内のデータの分布を示す図で

【図42】FIRフィルタ処理実行時における第1実行 サイクル時における各レジスタの格納データおよびその ときのデジタルフィルタ内のデータの分布を示す図であ る。

【図43】FIRフィルタ処理実行時における第2実行 サイクル時における各レジスタの格納データおよびその ときのデジタルフィルタ内のデータの分布を示す図であ

-28-

【図44】FIRフィルタ処理実行時における第3実行サイクル時における各レジスタの格納データおよびそのときのデジタルフィルタ内のデータの分布を示す図である。

【図45】FIRフィルタ処理実行時における第4実行サイクル時における各レジスタの格納データおよびそのときのデジタルフィルタ内のデータの分布を示す図である。

【図46】FIRフィルタ処理実行時における第5実行サイクル時における各レジスタの格納データおよびそのときのデジタルフィルタ内のデータの分布を示す図である。

【図47】FIRフィルタ処理実行時における第6実行サイクル時における各レジスタの格納データおよびそのときのデジタルフィルタ内のデータの分布を示す図である

【図48】FIRフィルタ処理実行時における第7実行サイクル時における各レジスタの格納データおよびそのときのデジタルフィルタ内のデータの分布を示す図である。

【図49】FIRフィルタ処理実行時における第8実行サイクル時における各レジスタの格納データおよびそのときのデジタルフィルタ内のデータの分布を示す図である。

【図50】FIRフィルタ処理実行時における第9実行サイクル時における各レジスタの格納データおよびそのときのデジタルフィルタ内のデータの分布を示す図である。

【図51】FIRフィルタ処理実行時における第10実行サイクル時における各レジスタの格納データおよびそのときのデジタルフィルタ内のデータの分布を示す図である。

【図52】FIRフィルタ処理実行時における第11実行サイクル時における各レジスタの格納データおよびそのときのデジタルフィルタ内のデータの分布を示す図である。

【図53】FIRフィルタ処理実行時における第12実行サイクル時における各レジスタの格納データおよびそのときのデジタルフィルタ内のデータの分布を示す図である。

【図54】FIRフィルタ処理実行時における第13実行サイクル時における各レジスタの格納データおよびそのときのデジタルフィルタ内のデータの分布を示す図である。

【図55】FIRフィルタ処理実行時における第14実行サイクル時における各レジスタの格納データおよびそのときのデジタルフィルタ内のデータの分布を示す図である。

【図56】FIRフィルタ処理実行時における第15実 行サイクル時における各レジスタの格納データおよびそ 56

のときのデジタルフィルタ内のデータの分布を示す図で ある。

【図57】FIRフィルタ処理実行時における第2ない し第16実行サイクル時における各演算器の稼動状況を 示す図である。

【図58】複数の演算器を用いたFIRフィルタ処理実 行時における各レジスタの格納データを示す図である。

【図59】複数の演算器を用いてFIRフィルタ処理を 実行する際の第1動作サイクル時における各レジスタの 格納データおよびそのときのデジタルフィルタ内のデー タの分布を示す図である。

【図60】複数の演算器を用いてFIRフィルタ処理を 実行する際の第2動作サイクル時における各レジスタの 格納データおよびそのときのデジタルフィルタ内のデー タの分布を示す図である。

【図61】レジスタファイル内のレジスタの読出制御を 行なう構成の一例を示す図である。

【図62】図61に示す読出制御回路の構成および動作を示す図である。

20 【図63】図1に示すプログラム/待ち合わせメモリ部の具体的構成を示す図である。

【図64】データ駆動型プロセッサへ与えられるデータ パケットの構成を示す図である。

【図65】図63に示すFCP部の具体的構成を示す図である。

【図66】図65に示すPSフィールドの1エントリの 構成を示す図である。

【図67】図65に示すFCフィールドの1エントリの 構成を示す図である。

30 【図68】この発明の一実施例において利用されるデータ駆動型フィルタ装置の構成およびこのフィルタ装置に対する入出力データパケットの構成を示す図である。

【符号の説明】

- 1, 1 a ~ 1 n 乗算器
- 2, 2 a ~ 2 n 加算シフト複合演算器
- 10 レジスタファイル
- 20 入力部
- 22 加算器
- 24 シフト演算器
- 10 30 出力部
 - 40 第1の演算器群
 - 50 第2の演算器群
 - 500 データ駆動型情報処理装置
 - 510 データ駆動型フィルタ装置
 - 550 データ駆動型プロセッサ
 - 552 プログラム/待ち合わせメモリ部
 - 554 演算部
 - 556 入力部
 - 558 出力部
- 50 560 メモリインターフェース (I/F)





610 発火判定部

612 出力パケット生成部 620 PSフィールド (プログラムメモリ)

622 FCフィールド (待ち合わせメモリ)

700 プログラムコントロール部

710 入力部

712 書込/読出制御部

714 レジスタファイル

716 演算器群

718 出力部

752 命令デコーダ

754 シーケンスコントローラ

58

DAF データフィールド

DEF 行先フィールド

DAR データレジスタ

DER 行先レジスタ

A1 レジスタ

A2 レジスタ

10 C レジスタ

B レジスタ


X レジスタ

D レジスタ

E レジスタ


F レジスタ







【図1】


(31)










【図11】








【図12】



【図13】

(ル) 実行動作1(身縁部分が演算器の稼働部分、以下同様)







【図14】

【図15】

(A) 実行動作3






【図24】





【図25】




【図16】

(人) 実行動作4







【図18】



(B) 最終的な状態は以下のようになる。





【図17】


(A) 実行動作5 より詳細な動き(1) レジスタ1(A2)の値がレジスタ1(A1)、レジスタ4(A1)

Г	Al AZ	С	В	X	D
	0 -	0.5	1	0.5	0
Н	0	0.6	0	0	O
Г	(efflut	r 0.7			Ġ
\vdash	() (de(3)+)-	0.8	0		2

より詳細な動き (2) レジスタ2 (A2) の値がレジスタ1 (A2) 、レジスタ2 (A1) 、

	Al	AZ	C	В	X	D
Г	a	1 0	0.5	1	0.5	0
\vdash	0 -		0.6	0	0	0
г	0	(BEH+-4"	0.7			0
1	Ô	使用せず	0.8	0		2


(C) 。 より詳細な動き(3) レジスタ2(B)の値とレジスタ2(xの計算結果)の加算shiftが行わ れ、レジスタ2(A 2)、 レジスタ3(B)にコピーされる。



【図19】

(A) 実行動作 B





[図26]

行動作	٠, ٧	力待ち・			
Al	12 1	C	В	X	D
0	1.5	0.5	3	0	0
1.5	100002 7 10000000	0.6			0
1.5	使用せず	0.7	TERM 2 1 1000		0
	使用化化	0.8	1.5	第二章 0 第二章	2

【図20】


【図21】

(A) 実行動作7




(A) 実行動作8

×0.5



(B)




【図27】



【図28】

×0.8



【図29】


【図30】

サイクル2~160各演算器の稼働状況 (〇日はV稼働状態、空白がデータ待ち状態)


実行動作番号	1	2	3	4	5	6	7	8	8	10	11	12	13	14	15	16
データ入力	Ø	_	_	$\overline{}$	\sim	_	\sim	8	\sim	ó	0	8	0	0	Ó	8
×(来呼茄) +shift(複合液原器)	۲	ŏ	8	0	ŏ	ŏ	ŏ	ŏ	ŏ	ŏ	ŏ	ŏ	ŏ	ŏ	ŏ	8
データサナ						റ				\circ				\circ		

(A) 初期狀態

(B)





[図38]



【図31】

(A) 実行状態1-b (1-aは演算器の動作なし)A1とCの値を4つのX演算器に送り、演算結果を所定のレジスタに 審込む。






【図32】

(A) 実行状態2-a レジスタ1のA2の値が、レジスタ1 (A1)、レジスタ4 (A1) に書込まれる。

	A1	A2	С	В	X	<u> D</u>
1	0 -		0.5	1	0.5	0
2		0	0.6	0	0	0
3 -		(MIN 11-8"	0.7	0	0	0
ă۲		(\$111111-15"	0.8	0	8.0	2

(B) レジスタ 2のA 2の値が、レジスタ1(A 2)、レジスタ2、3(A 1) に書込まれる。


	A)	A2	С	В	X	D
	0	A 0	0.5	1	0.5	0_
	0		0.6	0	0	0
	0	49111149	0.7	0	0	0
_	0	神田せず	0.8	0	0.8	2




【図33】

(A)

(Xの計算結果)とBの値を+shift検算器に送り、その結果をEレジスタの 示す行き先に書込む(この場合は次のレジスタ番号、すなわち自身が1な らば2、2ならば3というように次のレジスタのBと、2のみA2)






【図34】

(A) 実行状態2-b

A1	A2	С	В	X	D
	0	0.5	2		0
	0	0.6	1.5	0 ###	0
-	伊田せず	0.7	0	競談 0.談談	0
	使用せず	0.8	0	2000 O 1000	2



[図35]

【図36】



	A1	AZ	C	В	X	D
1	0	0	0.5	3		0
2	0	1.5	0.6	2 200		0
3	Ō	使用せず	0.7	3 1.5 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3		0
4	0	使用せず	0.8	0.33		2
_				MACTAL ME		


(A) 実行状態 4-a




(B) 実行状態3-b

ſ	<u> </u>	A2	C	В	X	Ď
1		0	0.5	3	0	0
2	-	1.5	0.6	2	建键 0. 接	0
3		使用せず	0.7	1.5	開業 0 新鮮	0
4		使用せず	0.8	0	0 300	2


(B) 実行状態 4-b




(C)




(C)




【図37】





[図39]



【図42】







出力

【図47】 [図46] (A) 実行状態6 (A) 実行状態5 入力待ち 2を入力 (B) **(B)** 2° ∞0.4 2 ×0.1 ×0.4 **×0.2** ×0.3 ×0.3 ×0.2 €0.1 *0.8 T-0.1-出力一 出力· [図49] 【図48】 (A) 実行状態8 (A) 実行状態7 入力待ち (0.6) **28,128,11** € **(B)** (B) ×0.2 ₹0.3 **≈0.4** ×0.1 ×0.4 ₹0.3 ×0.2 (0.1)70.4" "0.B" 出力~ 出力。 【図51】 【図50】 (A) 実行状態10 入力待ち (A) 実行状態9 8を入力 (B) #3 **(B)** ×0.4 **≥0.2** €0.3 **₹0.1 ×0.4** (I.D) ×0.3 ×0.2 "0.2"

出力一

【図53】 [図52] (A) 実行状態12 (A) 実行状態11 入力待ち 入力待ち 1 2 3 4 1 2 3 (B) (B) **3** ×0.1 ×0.3 ×0.2 ×0.2 **×0.3** ×0.4 p(0.1) *6.6 70.9 出力 出力。 【図55】 【図54】 (A) 実行状態1 4 入力待ち (A) 実行状態13 4を入力 **(B)** (B) ¥ **★0.2 4 ≈**0.1 ₹0.4 **×0.3** ×0.3 ×0.2 ₹0.4 ×0.1 +0 出力 出力 [図57] [図56] サイクル2~16の各演算器の稼働状況 (A) 実行状態15 実行動作番号 (〇印が稼働状態、空白がデータ待ち状態) (B) 【図64】 ¥0.2 €0.4 ×0.3 **∞.1**) P E # ND#

"0.75"

出力。

/ R


OPC


GE #

DATA

【図59】

(A) 実行状態1-b (1-aは渡算器の動作なし) BとCの値を×演算器に送り、その結果を(×の計算結果)に書込む。







【図60】


(A) 実行状態2-a


(xの計算結果)とAの値を、Fレジスタの示す行き先に書込む。この場合は、次のエントリ(1ならば2、2ならば3というように次の番号をもつレジスタ)のAレジスタ





[図62]





【図63】 メモリエ/Fかラ 584 iv I \$10 FCP部 漫 プロブラム記憶 554 發制即 rt2 メモリエゲヘ

【図61】

